制造栅极结构的方法
【专利说明】制造栅极结构的方法
[0001]本申请是2010年5月19日提交的优先权日为2009年12月21日的申请号为201010185547.5的名称为“用于场效应晶体管的栅极电极以及场效应晶体管”的发明专利申请的分案申请。
技术领域
[0002]本发明涉及一种集成电路制作，且特别涉及制造栅极结构的方法。
【背景技术】
[0003]随着晶体管尺寸的缩减，需要降低栅极氧化物(gate oxide)厚度以维持具有经缩减栅极长度(gate length)的表现。然而，为了降低栅极漏电流(gateleakage)，因而采用了高介电常数(high-k)栅极介电膜层，在维持较大技术节点中所采用的公知栅极氧化物所具有的相同等效厚度时其可具有较高的物理厚度。
[0004]此外，随着技术节点缩减，在部分集成电路设计中，便需要采用金属栅极电极以取代公知多晶硅栅极电极，借以改善具有缩减特征尺寸的元件的表现。形成金属栅极的工艺之一是“后栅极(gate last)”工艺，其内金属栅极最后制备形成，因而允许了栅极电极免于受到某些高温工艺的影响，例如受到源极/漏极回火程序的影响。
[0005]图1为一剖面图，显示了采用“后栅极”工艺所制造得到的用于场效应晶体管100的公知栅极结构(gate structure) 120。在此，场效应晶体管100形成于基底102内且邻近于多个隔离区104的有源区103之上。场效应晶体管100包括形成于基底102的有源区103内的多个源极/漏极区106与轻度掺杂区108、包括依序形成于基底120上的中间层122、栅极介电层124与多膜层金属栅极电极120a的栅极结构120、以及分别形成于栅极结构120的两侧侧壁上的栅极间隔物110。此外，于基底102之上也可形成有接触蚀刻停止层112与层间介电层114。
[0006]该多膜层金属栅极电极120a包括了依序形成于栅极介电层124上方的下方部(lower port1n) 126以及上方部(upper port1n) 128。下方部126由作为功函数金属层(work-funct1n metal layer)且具有第一电阻值的第一金属材料所构成。上方部128则由作为一内连金属层(interconnect1n metal layer)且具有低于上述第一电阻值的第二电阻值的第二金属材料所构成。由于具有较低电阻值的上方部128仅占据了该多膜层金属栅极电极120a区域的一小部分，可以观察到的是该多膜层金属栅极电极120a将表现出较高的栅极电阻值，如此将增加了电路的阻容延迟(RC delay)且劣化了装置表现。
[0007]如此，便需要用于栅极结构的具有较低栅极电阻值的金属栅极电极(metal gateelectrode)。
【发明内容】
[0008]本发明的实施例提供了一种制造栅极结构的方法，所述方法包括:在介电层中形成沟槽；在所述沟槽中形成栅极介电层，其中，所述栅极介电层限定所述介电层中的开口 ；以及在所述开口中形成栅电极，其中，形成所述栅电极包括:以具有第一电阻的第一金属材料填充所述开口的底部的宽度，其中，所述第一金属材料具有凹槽；和以具有第二电阻的同质的第二金属材料填充所述开口的顶部的整个宽度，所述第二电阻小于所述第一电阻，其中，所述同质的第二金属材料具有延伸至所述凹槽的突出部，并且所述同质的第二金属材料的最大宽度等于所述第一金属材料的最大宽度，其中，所述栅极介电层的顶面与所述同质的第二金属材料的顶面共面。
[0009]在上述方法中，其中，填充所述底部的宽度包括形成最大厚度在从300埃至2900埃的范围内的所述第一金属材料。
[0010]在上述方法中，其中，填充所述顶部的整个宽度包括形成最小厚度在从50埃至2700埃的范围内的所述同质的第二金属材料。
[0011]在上述方法中，其中，填充所述底部的宽度包括形成最小厚度在从30埃至150埃的范围内的所述第一金属材料。
[0012]在上述方法中，还包括:在所述栅极介电层和衬底之间形成界面层。
[0013]在上述方法中，其中，填充所述底部的宽度包括形成所述第一金属材料，所述第一金属材料包括以下的至少一种:T1、Ta、W、TiAl、Co、其合金或包含C和/或N的化合物金属。
[0014]在上述方法中，其中，填充所述顶部的整个宽度包括形成选自由Al、Cu、Co和W所组成族群的所述同质的第二金属材料。
[0015]在上述方法中，还包括:在所述同质的第二金属材料和所述第一金属材料之间形成阻挡层。
[0016]本发明的另一实施例提供了一种制造晶体管的方法，所述方法包括:在介电层中形成沟槽，所述沟槽暴露衬底的有源区；在所述沟槽中形成栅极结构，其中，形成所述栅极结构包括:在所述沟槽中形成栅极电介质；以具有第一电阻的第一金属材料填充所述沟槽的底部的宽度，其中，所述第一金属材料包括凹槽；和以具有第二电阻的同质的第二金属材料填充所述第一金属材料之上的所述沟槽的整个宽度，所述第二电阻小于所述第一电阻，其中，所述同质的第二金属材料包括延伸至所述凹槽的突出部，并且所述突出部的厚度等于所述同质的第二金属材料的外周处的厚度，并且所述同质的第二金属材料的最大宽度等于所述第一金属材料的最大宽度，所述栅极电介质的顶面与所述同质的第二金属材料的顶面共面。
[0017]在上述方法中，其中，填充所述底部的宽度包括形成包括功函数金属的堆叠层。
[0018]在上述方法中，其中，填充所述底部的宽度包括形成包括功函数金属的堆叠层，其中，形成所述堆叠层包括形成选自由TiN、Ta、TaN和WN所组成族群的材料。
[0019]在上述方法中，其中，形成所述栅极电介质包括在所述沟槽中形成高k介电层。
[0020]在上述方法中，还包括:在所述栅极电介质和所述衬底之间形成界面层。
[0021]在上述方法中，还包括:在所述栅极电介质和所述衬底之间形成界面层，形成所述界面层包括:形成包括氮氧化硅、硅酸铪或氧化铝基介电材料中的至少一种的所述界面层。
[0022]在上述方法中，其中，填充所述底部的宽度包括:以所述第一金属材料部分地填充所述沟槽；以牺牲材料填充所述凹槽；去除所述第一金属材料的顶部；以及去除所述牺牲材料。
[0023]在上述方法中，其中，填充所述底部的宽度包括:以所述第一金属材料部分地填充所述沟槽；以牺牲材料填充所述凹槽；去除所述第一金属材料的顶部；以及去除所述牺牲材料，以所述牺牲材料填充所述凹槽包括以包括多晶硅、光阻或旋转涂布电介质的至少一种的所述牺牲材料填充所述凹槽。
[0024]在上述方法中，其中，填充所述底部的宽度包括:以所述第一金属材料部分地填充所述沟槽；以牺牲材料填充所述凹槽；去除所述第一金属材料的顶部；以及去除所述牺牲材料，去除所述第一金属材料的顶部包括:使用包括SC-1或SPM的湿蚀刻化学蚀刻所述第一金属材料。
[0025]在上述方法中，其中，填充所述底部的宽度包括:以所述第一金属材料部分地填充所述沟槽；以牺牲材料填充所述凹槽；去除所述第一金属材料的顶部；以及去除所述牺牲材料，去除所述第一金属材料的顶部包括:使用包括SC-1或SPM的湿蚀刻化学蚀刻所述第一金属材料，蚀刻所述第一金属材料包括:使用进一步包括氧化剂的湿蚀刻化学。
[0026]本发明的又一实施例提供了一种制造栅极结构的方法，所述方法包括:在衬底上方的层中形成沟槽；在所述沟槽中形成栅极结构，其中，形成所述栅极结构包括:填充所述沟槽的底部的宽度，形成栅电极的下部，所述下部包括具有第一电阻的第一金属材料，其中，所述下