，借以在第二金属材料328沉积之前部分填入于沟槽325的上方部中。阻挡层可包括选自由！1、了&、11队了&~与1~所组成族群的材料。阻挡层的厚度约介于5?50埃。阻挡层可通过CVD、PVD、ALD或其他适当技术所形成。在部分实施例中，由于阻挡层也具有高电阻值，因此不使用阻挡层。
[0090]请继续参照图2与图3G，于第一金属材料326之上沉积第二金属材料328以填满沟槽325的上方部。在本实施例中，第二金属材料328可包括选自由Al、Cu、Co与W所组成族群的材料。第二金属材料328可通过CVD、PVD、电镀、旋转涂布、原子层沉积或其他适当工艺形成。第二金属材料328具有第二电阻值。第二电阻值低于第一电阻值。举例来说，A1的电阻值(约2.65 μ Ω -cm)低于TiN(约200 μ Ω -cm)的电阻值。第二金属材料328的厚度可依照沟槽325的上方部深度而定。如此，第二金属材料328沉积直至大体填满了沟槽325的上方部。
[0091]请参照图2与图3H，方法200接着进行步骤216，施行化学机械研磨(CMP)程序以移除位于沟槽325外的第二金属材料328。如此，该CMP程序在抵达层间介电层314处将停止，因而提供大体平坦表面。在CMP程序施行之后，位于沟槽325内的第二金属材料328的剩余部分形成了经修正金属栅极电极320a的上方部。第二金属材料328可包括延伸进入第一金属材料326的第一凹口 326a内的突出部328a。第二金属材料328还包括延伸进入于第一金属材料326的第二凹口 326b的金属带状物328b，且第二金属材料328此时大体为T形。
[0092]经修正金属栅极电极320a包括由具有第一凹口 326a与第一电阻值的第一金属材料326所构成的下方部。该下方部大体为U形。可以理解的是本发明并非以上述实施例加以限定。下方部可为大体L形或其他形状。该下方部具有介于300?2900埃的最大高度326c。经修正金属栅极电极320a还包括由具有突出部328a延伸进入凹口 326a内以及第二电阻值的第二金属材料328所构成的上方部。该上方部还可包括金属带状物328b且大体为T形。可以理解的是本发明并非为上述实施例而加以限定。上方部可大体为L形或其他形状。上方部具有介于50?2700埃的最小高度328c。此外，突出部328a延伸进入凹口326a。第二电阻值低于第一电阻值。与如图1所示的公知金属栅极电极120a相比较，此时在经修正金属栅极电极320a内具有较低电阻值的上方部328具有较大区域比例。如此，经修正金属栅极电极较公知金属栅极电极120a具有较低的栅极电阻值。如此的较低栅极电阻值可降低电路的阻容延迟以及提升装置的表现。
[0093]可以理解的是场效应晶体管300还可通过其他CMOS制造流程的实施，以形成如接触物/介层物、内连金属层、介电层、保护层等多个构件。可以观察到的是采用经修正金属栅极电极320a作为栅极接触材料降低了 NM0S与PM0S的栅极电阻值。
[0094]虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视随附的权利要求所界定的保护范围为准。
【主权项】
1.一种制造栅极结构的方法，所述方法包括: 在介电层中形成沟槽； 在所述沟槽中形成栅极介电层，其中，所述栅极介电层限定所述介电层中的开口；以及 在所述开口中形成栅电极，其中，形成所述栅电极包括: 以具有第一电阻的第一金属材料填充所述开口的底部的宽度，其中，所述第一金属材料具有凹槽；和 以具有第二电阻的同质的第二金属材料填充所述开口的顶部的整个宽度，所述第二电阻小于所述第一电阻，其中，所述同质的第二金属材料具有延伸至所述凹槽的突出部，并且所述同质的第二金属材料的最大宽度等于所述第一金属材料的最大宽度， 其中，所述栅极介电层的顶面与所述同质的第二金属材料的顶面共面。2.根据权利要求1所述的方法，其中，填充所述底部的宽度包括形成最大厚度在从300埃至2900埃的范围内的所述第一金属材料。3.根据权利要求1所述的方法，其中，填充所述顶部的整个宽度包括形成最小厚度在从50埃至2700埃的范围内的所述同质的第二金属材料。4.根据权利要求1所述的方法，其中，填充所述底部的宽度包括形成最小厚度在从30埃至150埃的范围内的所述第一金属材料。5.根据权利要求1所述的方法，还包括:在所述栅极介电层和衬底之间形成界面层。6.根据权利要求1所述的方法，其中，填充所述底部的宽度包括形成所述第一金属材料，所述第一金属材料包括以下的至少一种:T1、Ta、W、TiAl、Co、其合金或包含C和/或N的化合物金属。7.根据权利要求1所述的方法，其中，填充所述顶部的整个宽度包括形成选自由A1、Cu、Co和W所组成族群的所述同质的第二金属材料。8.根据权利要求1所述的方法，还包括:在所述同质的第二金属材料和所述第一金属材料之间形成阻挡层。9.一种制造晶体管的方法，所述方法包括: 在介电层中形成沟槽，所述沟槽暴露衬底的有源区； 在所述沟槽中形成栅极结构，其中，形成所述栅极结构包括: 在所述沟槽中形成栅极电介质； 以具有第一电阻的第一金属材料填充所述沟槽的底部的宽度，其中，所述第一金属材料包括凹槽；和 以具有第二电阻的同质的第二金属材料填充所述第一金属材料之上的所述沟槽的整个宽度，所述第二电阻小于所述第一电阻，其中，所述同质的第二金属材料包括延伸至所述凹槽的突出部，并且所述突出部的厚度等于所述同质的第二金属材料的外周处的厚度，并且所述同质的第二金属材料的最大宽度等于所述第一金属材料的最大宽度，所述栅极电介质的顶面与所述同质的第二金属材料的顶面共面。10.一种制造栅极结构的方法，所述方法包括: 在衬底上方的层中形成沟槽； 在所述沟槽中形成栅极结构，其中，形成所述栅极结构包括: 填充所述沟槽的底部的宽度，形成栅电极的下部，所述下部包括具有第一电阻的第一金属材料，其中，所述下部的中心部分的厚度比邻近所述沟槽的侧壁的所述下部的外周部分的厚度小至少50% ;和 填充所述沟槽的顶部的整个宽度，形成所述栅电极的上部，所述上部包括具有第二电阻的同质的第二金属材料，所述第二电阻小于所述第一电阻，其中，所述栅电极的所述上部的最大宽度等于所述栅电极的所述下部的最大宽度；以及 形成围绕所述栅电极的栅极介电层，其中，所述栅极介电层的顶面与所述同质的第二金属材料的顶面共面。
【专利摘要】本发明提供了制造栅极结构的方法，方法包括：在介电层中形成沟槽；在沟槽中形成栅极介电层，其中，栅极介电层限定介电层中的开口；以及在开口中形成栅电极，其中，形成栅电极包括：以具有第一电阻的第一金属材料填充开口的底部的宽度，其中，第一金属材料具有凹槽；和以具有第二电阻的同质的第二金属材料填充开口的顶部的整个宽度，第二电阻小于第一电阻，其中，同质的第二金属材料具有延伸至凹槽的突出部，并且同质的第二金属材料的最大宽度等于第一金属材料的最大宽度，其中，栅极介电层的顶面与同质的第二金属材料的顶面共面。
【IPC分类】H01L21/336, H01L29/49
【公开号】CN105244284
【申请号】CN201510727384
【发明人】林秉顺, 李达元, 许光源
【申请人】台湾积体电路制造股份有限公司
【公开日】2016年1月13日
【申请日】2010年5月19日
【公告号】CN102104061A, US8779530, US9129953, US20110147858, US20140295659, US20150357435