具有减小的栅极电荷的沟槽式mosfet的制作方法
【技术领域】
[0001]本公开的实施例涉及沟槽式金属氧化物场效应晶体管(MOSFET)。
【背景技术】
[0002]自从出现了集成电路(1C)设备，缩小特征尺寸已经成为半导体设备中的趋势。总体来说，更小的特征尺寸改善设备性能。证明这种改善的示例反映在存储器设备容量的增加和微处理器的计算能力的增加。对于更高的包装密度的追求也导致三维(3D)处理，其将过去处于设备上表面的组件向内放置在设备的主体中。这种处理的示例是硅通孔(TSV)和沟槽式金属氧化物半导体场效应晶体管(MOSFET)
[0003]一种沟槽式MOSFET设计(在本文中被称为“平面栅极沟槽式MOSFET”)具有平面栅极结构、栅极叠层(gate stack)和沟槽之间的半导体表面内的源极和设备下表面上的漏极，其中所述平面栅极结构具有作为栅极叠层的两侧上的场板(有时称为“RESURF”沟槽)的多晶硅填充沟槽。为了此专利申请，术语“RESURF”参考减小相邻半导体区域内的电场的区域/材料进行理解。例如，RESURF区域可能是具有与相邻半导体区域相反的导电类型的半导体区域。RESURF结构在Appels等人的“厚层高压设备(Thin Layer High VoltageDevices)，，(Philips J, Res.351-13，1980)中描述。
[0004]与平面栅极沟槽式MOSFET相比，沟槽式栅极MOSFET (有时简称为沟槽式MOSFET)包括沟槽式栅极结构，其是凹陷的且相对于半导体表面垂直取向。沟槽式栅极MOSFET的显著特征是，其缺少结型场效晶体管(JFET)效果。
[0005]在功率沟槽式MOSFET情况下，不管它是平面栅极沟槽式MOSFET还是沟槽式栅极MOSFET (统称为“沟槽式MOSFET” )，在设备区域上布置物理和电气并联放置的多个晶体管单元是很常见的。沟槽式MOSFET的每一个单元具有三个单独的电端子，即通常被短路到主体的源极、漏极和栅极。在开关应用中，沟槽式MOSFET处于接通状态或断开状态，在接通状态，电流在源极端子和漏极端子之间垂直地通过，在断开状态，在源级端子和漏极端子之间几乎无电流通过。用于包括沟槽式MOSFET的MOSFET的接通和断开的操作能够通过栅电极和主体、源极以及漏极之间的等效电容器的组合的充电和放电来模拟。用来充电和放电这些电容器的时间决定了 MOSFET的开关速度。
【发明内容】
[0006]此概要用来以简化的形式引入公开概念的简要介绍，这些概念在下面包括附图的【具体实施方式】中进一步描述。此概要不旨在限制所要求的主题的范围。
[0007]公开的实施例认识到，用于沟槽式金属氧化物半导体场效应晶体管(MOSFET)的单元尺寸(cell pitch)的减小能够实现更高的单元密度和减小的导通电阻(Rdson或Ron)，因此，这导致在设备运行期间功率损耗的减小。如本文所用，术语“沟槽式MOSFET”包括沟槽式栅极MOSFET和具有在栅极叠层两侧上的有源区域沟槽或RESURF沟槽的平面栅极MOSFET (下文称为“平面栅极沟槽式MOSFET”)。此外，发明人发现，伴随着提供的Rdson的减小，由于MOSFET固有的工序公差，随着栅极和沟道区域之间的界面区域以及栅极和源极之间以及栅极和漏极之间的重叠区域的量逐渐增加，沟槽式MOSFET的电容(尤其是沟槽式栅极MOSFET的电容)增加沟道。在整个沟槽式MOSFET性能中，这种电容上的增加能够极大地抵消单元尺寸的减小得到的Rdson的减小的优势。
[0008]在这种认识的情况下，本文描述的沟槽式MOSFET包括多个单元，所述多个单元具有包括第一晶体管单元类型(第一晶体管单元)的单元以及还具有非标准第二晶体管单元类型(第二晶体管单元)的单元，所述第一晶体管单元类型起到包括常规分离的源极、漏极和栅极的常规有源晶体管单元的作用，在第二晶体管单元类型中，栅极和源极有意短接(short)在一起，连同漏极起到二极管接法晶体管的作用，当各自单元结合时，二极管接法晶体管提供增强型沟槽式MOSFET设备性能。提供的性能改善对于平面栅极沟槽式MOSFET和沟槽式栅极MOSFET是显著的，但已经发现，因为与平面栅极沟槽式MOSFET相比沟槽式栅极MOSFET具有较高栅极电荷(Qg)时，提供的性能改善对于沟槽式栅极MOSFET更显著。在给定MOSFET设计中一起利用的第一晶体管单元与第二晶体管单元(其中栅极和源极被短路)的比通常取决于具体电路应用和目标，记住当栅极被短接到源极时，对整个MOSFET设备有少量Rdson损失。
[0009]—个公开的方面涉及具有第一晶体管单元和第二晶体管单元的沟槽式M0SFET，其通过平衡设备Rdson和电容实现优越的性能。总体来说，沟槽式MOSFET设备包括源极上的多个源极接触孔和栅电极上的多个栅极接触孔，其中，对于二极管接法晶体管单元(第二晶体管单元)，栅极接触孔和源极接触孔通过连续的导电构件(诸如，掺杂多晶硅线路或金属线路)短接。剩余的与常规有源晶体管单元(第一晶体管单元)关联的栅极接触孔通过第二个连续的导电构件(诸如，掺杂多晶硅线路或金属线路)连接，并且它们的源极接触孔通过第三连续的导电构件连接。第二和第三导电构件彼此不连接。
[0010]采用这种布局，被短路到二极管接法晶体管的源极的二极管接法晶体管单元的栅极对沟槽式MOSFET的设备电容没有贡献。因此，包括这种公开的单元结构的沟槽式MOSFET设备提供电容的减小，这导致更快的开关速度。
【附图说明】
[0011]现参考附图，其不一定按比例绘制，其中:
[0012]图1根据一个示例实施例描述示例沟槽式栅极MOSFET的截面图，其包括多个常规晶体管单元和二极管接法晶体管单元。
[0013]图2根据一个示例实施例描述示例平面栅极沟槽式M0SFET，其包括多个常规有源晶体管单元和二极管接法晶体管单元。
[0014]图3示出源自集成电路通用模拟程序(SPICE)模型的数据表，其用于模拟通过增加公开的二极管接法晶体管单元的不同百分比到用于Ron@4.5V、8.0V和10.0V的沟槽式栅极MOSFET设备得到的Rdson (示为Ron)、各种电容(C)和电荷(Q)效应。
【具体实施方式】
[0015]参考附图描述示例实施例，其中，相同的标记用于指定类似或等价的元件。示出的行为或事件顺序不应该当做限制性的，因为一些行为或事件可以以不同顺序发生和/或与其他行为或事件同时发生。此外，根据本公开，一些示出的行为或事件可能不是实施方法所需要的。
[0016]而且，在没有进一步限定的情况下，本文中在电学上下文中使用的术语“耦合到”或“与……结合”(和类似的术语如“连接到”)旨在描述间接或直接电气连接。因此，如果第一设备“耦合”到第二设备，则该连接能够通过直接电气连接，其中在通路中仅存在寄生现象，或通过经由包括其他设备和连接的中间项(intervening item)间接电气连接。对于间接耦合，中间项通常不改变信号的信息，但可以调节其电流电平、电压电平和/或功率电平。
[0017]图1描述示例沟槽式栅极MOSFET