半导体集成电路装置的制造方法
【技术领域】
[0001] 本发明设及一种半导体集成电路装置。
【背景技术】
[0002] 作为对构成PWM(PulseWi化hMo化lation，脉冲宽度调制）逆变器等的电力逆变 换（直流交流变换）用全桥电路的上桥臂的开关功率设备进行导通或截止驱动的半导体集 成电路装置，已知有高压集成电路装置（HVIC:Hi曲-VoltageIntegratedCircuit)。最近， 为了实现在开关功率设备异常时进行过电流检测、溫度检测的高功能化和/或电源系统的 小型化和降低成本，采用了不进行变压器和/或光禪合器等引起的电位绝缘，而利用高压 接合的元件分离型的HVIC。
[0003] 针对现有的HVIC的连接构成，W驱动绝缘栅型双极晶体管（IGBT:Insulated GateBipolarTransistor)的HVIC为例进行说明，其中，IGBT作为构成逆变器等的电力变 换装置的开关功率设备而使用。图7为表示高压集成电路装置的连接构成的电路图。图7 中示出具备串联了两个功率开关设备（IGBT114U15)的半桥电路的电力变换装置。
[0004] 图7所示的电力变换装置具备：HVIC，低压电源112、113,IGBTl14、115,续流二极 管（FWD:化ee怖eelDiode) 116、117,L负载（感性负载）118?及电容器119。该电力变 换装置通过使半桥电路作为上桥臂的IGBT115和作为下桥臂的IGBT114交替地导通，从而 从作为输出端子的Vs端子111交替地输出高电位或低电位，交流电被供给到（流过）L负 载 118。
[0005]旨P,HVIC是使半桥电路的作为上桥臂的IGBTl15和作为下桥臂的IGBTl14互补地 导通或截止的驱动元件。当从Vs端子111输出高电位时，通过HVIC，W使上桥臂的IGBTl15 导通，并且使下桥臂的IGBT114截止的方式使IGBT114U15动作。另一方面，当从Vs端子 111输出低电位时，通过HVIC，W使上桥臂的IGBT115截止，并且使下桥臂的IGBT114导通 的方式使IGBTl14、115动作。
[0006] 在动作期间，HVIC具备WGND的电位（接地电位）为基准的低端侧的电路（W下 称为低端控制电路部：未图示），低端控制电路部从kOUT输出下桥臂的IGBT114的栅极信 号。并且，HVICWVs端子111的电位为基准，从H-OUT输出上桥臂的IGBT115的栅极信号。 HVIC为了WVs端子111的电位为基准从H-OUT输出上桥臂的IGBT115的栅极信号，具备在 低端控制电路部和高端侧的电路（W下称为高端控制电路部：未图示）之间进行信号传输 的电平转换功能（电平转换电路（电平上升电路和/或电平下降电路）：未图示）。
[0007] 电平上升电路将从H-IN输入的逻辑电平的输入信号的电平上升，生成IGBT115的 栅极信号。电平下降电路输入有IGBT115的过热和/或过电流等的异常信号110,基于异常 信号110形成警报信号，使该警报信号的电平下降。在H-IN连接有低端控制电路部。低端 控制电路部将输入信号输出至电平上升电路。H-IN是接收传输至电平上升电路的前段的低 端电路部的输入信号的输入的输入端子。
[0008] 在H-OUT连接有高端控制电路部的输出端子。H-OUT与上桥臂的IGBT115的栅极连 接。H-OUT是向IGBT115提供栅极信号的输出端子。在kIN连接有低端控制电路部。kIN是接收将栅极信号供给到IGBT114的输入信号的输入的输入端子。kOUT与配置在HVIC后 段的下桥臂的IGBT114的栅极连接。kOUT是向IGBT114提供栅极信号的输出端子。
[0009] ALM-IN表示异常信号110的输入。异常信号110被输入至基于异常信号110而形 成警报信号的检测电路（未图示）。在ALM-OUT连接有低端控制电路部。ALM-OUT是输出 通过电平下降电路而使电平下降后的警报信号的输出端子。H-VDD是连接WVs的电位为 基准的低电压电源113的高电位侧的端子。L-VDD是连接WGND电位为基准的低电压电源 112的高电位侧的端子。
[0010] Vs是从高电压电源（主电路电源）的高电位侧Vss的电位到GND的电位进行变动 的中间电位（浮动电位）的端子，与Vs端子111连接。GND是接地（Ground)端子。低电压 电源112是在HVIC的L-VDD与GND之间连接的低端驱动电源。低电压电源113是在HVIC 的H-VDD与Vs之间连接的高端驱动电源。IGBTl14的发射极与作为高电压电源的低电位侧 的GND连接，集电极与IGBT115的发射极连接。IGBT115的集电极与高电压电源的高电位侧 Vss连接。 W11] 并且，在IGBT114U15,分别反向并联地连接有FWD116、117。IGBT114的集电极和 IGBT115的发射极的连接点（即，半桥电路的输出端子）与Vs端子111连接。在Vs端子 111，连接有HVIC的VsW及L负载118。L负载118是利用组合半桥电路（IGBT114、115) 而构成的全桥电路而进行动作的例如电动机和/或照明设备等的交流电阻（电抗）。电容 器119连接在L-VDD和GND之间。
[0012] 接下来，针对HVIC的电平转换电路（电平上升电路W及电平下降电路）进行说 明。图8是表示电平上升电路的构成的电路图。图9是表示电平下降电路的构成的电路 图。在图8、图9中，作为电平转换电路的周边电路，示出向电平转换电路传输输入信号 的CMOS电路和向后段传输电平转换电路的输出信号的CMOS电路。图8、图9中所示的 H-I-NXH-OUTXALM-IN▽ALM-OUT\H-VDD\L-VDDWsL义及GND分别与图7所 示的H-INXH-OUTVALM-INmLM-OUT巧-VDDXL-VDDWsW及GND对应。
[0013] 图8所示的电平上升电路210具备n沟道型绝缘栅型场效应晶体管 (M0S阳T:Me1:alOxideSemiconductorFieldEffectTransistor,金属氧化物半导体场效 应晶体管）211、电平转换电阻212W及二极管213。在半桥电路的上桥臂的IGBT115为n沟 道型的情况下需要有电平上升电路210。n沟道M0SFET211的漏极与电平转换电阻212的 一端连接，源极接地。在n沟道MOS阳T211内置有与n沟道MOS阳T211反向并联连接的体 二极管214。n沟道MOS阳T211与电平转换电阻212的连接点是电平上升电路210的输出 部 215。
[0014] 电平转换电阻212的另一端与H-VDD连接。与电平转换电阻212并联地连接有二 极管213。二极管213是在H-VDD电位变成大幅地低于GND电位的低电位时（在施加了过 大的负的浪涌电压（W下，称为负浪涌电压）时），为防止电平转换电阻212损坏和/或用 于下一段的高端电路部217的CMOS电路的错位（Clamp)保护而配置的。并且，在n沟道 M0SFET211的导通动作时在H-V孤施加有过电压的情况下，二极管213具有防止向后述的高 端电路部217的CMOS电路的栅极施加过大的电压的功能。在二极管213,通常多使用齐纳 二极管。
[0015] 作为电平上升电路210的周边电路，在电平上升电路210的前段，低端电路部216 配置在低端控制电路部内，在后段，高端电路部217配置在高端控制电路部内。低端电路部 216W及高端电路部217都具备W使P沟道MOS阳T(PM0巧和n沟道MOS阳T(NM0巧互补的 方式连接而成的CMOS电路。低端电路部216的CMOS电路的栅极与H-IN连接，接收从外部 传输来的输入信号的输入。低端电路部216的CMOS电路的P沟道MOSFET的源极与kVro 连接，n沟道MOSFET的源极接地。其中，低端电路部216W及高端电路部217也存在具备 CMOS电路W外的传输电路的情况。
[0016] 构成低端电路部216的CMOS电路的P沟道MOS阳T和n沟道MOS阳T的连接点（输 出端子）与n沟道M0SFET211的栅极连接，向电平上升电路210传输输入信号。高端电路部 217的CMOS电路的栅极与电平上升电路210的输出部215连接，接受从电平上升电路210 传输来的输入信号的输入。高端电路部217的CMOS电路（W下，称为第二CMOS电路）的P 沟道MOS阳T(W下，称为第二P沟道MOS阳T) 130a的源极与H-V孤连接，n沟道MOS阳T(W 下，称为第二n沟道M0SFET) 13化的源极与Vs连接。构成高端电路部217的CMOS电路的 第二P沟道MOS阳T130a和第二n沟道MOS阳T130b的连接点与H-OUT连接，向HVIC传输输 入信号。
[0017] 在运样的电平上升电路210中，当来自H-IN的输入信号被输入至低端电路部216 的CMOS电路的栅极时，该信号经由低端电路部216的CMOS电路输入至电平上升电路210的 n沟道MOS阳T211的栅极。n沟道MOS阳T211接受该输入信号的输入而导通或截止，从电平 上升电路210的输出部215输出输出信号，并输入至高端电路部217的CMOS电路的栅极。 高端电路部217的CMOS电路接受该输入信号的输入而导通或截止，从H-OUT输出高端电路 部217的CMOS电路的输出信号（由电平上升电路210引起电平上升的信号）。该输出信号 变换为WVs端子111的电位为基准的信号，并输入至上桥臂的IGBT115的栅极。半桥电路 的上桥臂的IGBT115接受该输入信号的输入而导通或截止。
[0018] 如图9所示，电平下降电路220具备P沟道MOS阳T221、电平转换电阻222和二极管 223。P沟道MOS阳T221的漏极与电平转换电阻222的一端连接，源极与H-V孤连接。在P沟 道MOS阳T221，内置有与P沟道MOS阳T221反向并联连接的体二极管224。P沟道MOS阳T221 和电平转换电阻222的连接点为电平下降电路220的输出部225。
[0019] 电平转换电子222的另一端接地。与电平转换电阻222并联地连接有二极管223。 二极管223具有在H-VDD电位成为大幅地低于GND电位的低电位时，防止电平转换电阻222 损坏的功能。并且，在P沟道M0SFET221的导通动作时在H-V孤施加有过电压的情况下，二 极管223具有防止向后述的低端电路部227的CMOS电路的栅极施加过电压的功能。
[0020] 作为电平下降电路220的周边电路，在电平下降电路220的前段，高端电路部226 配置在高端控制电路部内，在后段，低端电路部227配置在低端控制电路部内。高端电路部 226W及低端电路部227都具备W使P沟道MOS阳T(PM0巧和n沟道MOS阳T(NM0巧互补的 方式连接而成的