一种沟槽栅电荷存储型igbt及其制造方法
【技术领域】
[0001 ]本发明属于功率半导体器件技术领域，涉及绝缘栅双极型晶体管(IGBT)，具体涉及沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)。
【背景技术】
[0002]绝缘栅双极型晶体管(IGBT)是一种MOS场效应和双极型晶体管复合的新型电力电子器件。它既有MOSFET易于驱动，控制简单的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为现代电力电子电路中的核心电子元器件之一，广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。IGBT的应用对电力电子系统性能的提升起到了极为重要的作用。
[0003]从IGBT发明以来，人们一直致力于改善IGBT的性能。经过二十几年的发展，相继提出了 6代IGBT器件结构，使器件性能得到了稳步的提升。第6代的沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)由于采用了较高掺杂浓度和一定厚度的N型电荷存储层结构，使IGBT器件靠近发射极端的载流子浓度分布得到了极大的改善，提高了 N型漂移区的电导调制，改善了整个N型漂移区的载流子浓度分布，使IGBT获得了低的正向导通压降和改善的正向导通压降和关断损耗的折中。但是，对于CSTBT器件结构，由于较高掺杂浓度和一定厚度的N型电荷存储层的存在，器件的击穿电压显著降低，为了有效屏蔽N型电荷存储层的不利影响获得一定的器件耐压，需要采用:I)深的沟槽栅深度，使沟槽栅的深度大于N型电荷存储层的结深，但深的沟槽栅深度不仅增大了栅极-发射极电容，也增大了栅极-集电极电容，因而，降低了器件的开关速度，增大器件的开关损耗，影响了器件的导通压降和开关损耗的折中特性;2)小的元胞宽度，使沟槽栅之间的间距尽可能减小，然而，高密度的沟槽MOS结构不仅增大了器件的栅极电容，降低了器件的开关速度，增大了器件的开关损耗，影响了器件的导通压降和开关损耗的折中特性，而且，增加了器件的饱和电流密度，使器件的短路安全工作区变差。
【发明内容】
[0004]本发明的目的是为了在一定的器件沟槽深度和沟槽MOS结构密度的情况下，减小器件的栅极电容，特别是栅极-集电极电容，提高器件的开关速度，减小开关损耗，同时减小器件的饱和电流密度改善器件的短路安全工作区并提高器件的击穿电压，并进一步提高器件发射极端的载流子增强效应，改善整个N型漂移区的载流子浓度分布，进一步改善正向导通压降和开关损耗的折中，在传统CSTBT器件结构的基础上(如图1所示)，本发明提供一种沟槽栅电荷存储型IGBT(如图2所示)及其制作方法。在一定的沟槽深度和宽度下，本发明通过在器件沟槽内栅电极的底部和侧面引入厚的介质层，并减小栅电极的深度，从而减小了器件的栅极电容，特别是栅极-集电极电容，提高器件的开关速度，降低器件的开关损耗;同时，通过侧面厚介质层一侧浮空的P型基区不但减小了MOS沟道的密度，改善了短路安全工作区，而且进一步减小了空穴的抽取面积，提高了发射极端的载流子增强效应，进一步改善了整个N型漂移区的载流子浓度分布，提高了器件的性能和可靠性。本发明提供的制作方法不需要增加额外的工艺步骤，与传统CSTBT制作方法兼容。本发明适用于从小功率到大功率的半导体功率器件和功率集成电路领域。
[0005]本发明的技术方案为:一种沟槽栅电荷存储型IGBT，包括从下至上依次层叠设置的集电极金属12、P型集电极区11、N型电场阻止层10和N型漂移区9;其特征在于，所述N型漂移区9中具有N+发射区5、P+发射区6、P型基区71、第一 N型电荷存储层8、沟槽栅结构和第一浮空P型区72;所述第一浮空P型区72位于沟槽栅结构的一侧，所述N+发射区5、P+发射区6、P型基区71和第一 N型电荷存储层8位于沟槽栅结构的另一侧;所述P型基区71位于第一 N型电荷存储层8的上表面，所述N+发射区5和P+发射区6并列位于P型基区71的上表面，且N+发射区5位于靠近沟槽栅结构的一侧;所述第一浮空P型区72和沟槽栅结构的上表面具有第一介质层2;所述N+发射区5和P+发射区6的上表面具有发射极金属I;所述沟槽栅结构包括栅介质层41、第二介质层42、第三介质层43和栅电极3;所述栅电极3的深度大于P型基区71的结深;所述栅介质层41的一侧与栅电极3的一侧连接，栅介质层41的另一侧与N+发射区5、P型基区71和第一 N型电荷存储层8的侧面连接;栅电极3的另一侧与第二介质层42的一侧连接，栅电极3的上表面与第一介质层2连接;第二介质层42的另一侧与第一浮空P型区72连接，第二介质层42的上表面与第一介质层2连接;第二介质层42、栅电极3、栅介质层41的下表面与第三介质层43的上表面连接;第三介质层43的深度大于第一 N型电荷存储层8的结深。
[0006]进一步的，所述第二介质层42和第三介质层43的厚度大于栅介质层41和的厚度。
[0007]进一步的，所述栅电极3的深度小于第一N型电荷存储层8的结深。
[0008]进一步的，所述第一浮空P型区72的深度大于第三介质层43的结深，第三介质层43的下表面与第一浮空P型区72连接。
[0009]进一步的，所述N型漂移区9中还包括第二N型电荷存储层(81)和第二浮空P型区73，所述第二 N型电荷存储层(81)位于第一浮空P型区72的下表面，且与第一 N型电荷存储层8对称设置在第三介质层43两侧;所述第二浮空P型区73位于第三介质层43的下表面。
[0010]一种沟槽栅电荷存储型IGBT的制造方法，其特征在于，包括以下步骤:
[0011]第一步:选取N型轻掺杂单晶硅片作为器件的N型漂移区9，选取的硅片厚度为300?600um，掺杂浓度为113?114个/cm3;在硅片背面通过离子注入N型杂质并退火制作器件的N型场阻止层10，形成的N型场阻止层的厚度为15?30微米，离子注入能量为1500keV?2000keV，注入剂量为113?114个/cm2，退火温度为1200-1250°C，退火时间为300?600分钟;所述N型场阻止层10位于N型漂移区9的下表面；
[0012]第二步:翻转并减薄硅片，在硅片表面通过预氧化、光刻、刻蚀、离子注入和高温退火工艺，在硅片正面制作器件的终端结构；
[0013]第三步:在硅片表面淀积一层TEOS，厚度为700?100nm，光刻出窗口后，进行沟槽(trench)硅刻蚀，刻蚀出沟槽，沟槽刻蚀完成后，通过HF溶液将表面的TEOS漂洗干净;接着在沟槽内淀积填充介质层；
[0014]第四步:采用光刻工艺，刻蚀沟槽一侧第三步中沟槽内填充的部分介质层，形成第二介质层42和第三介质层43 ；
[0015]第五步:在1050°C?1150°C下，通过热氧化在第四步形成的沟槽侧壁生长高质量的薄氧化层，形成的氧化层厚度小于120nm;接着在750°C?950°C下在沟槽内积淀填充多晶娃，形成栅电极3和栅介质层41;所述栅电极3位于第二介质层42和栅介质层41之间；第三介质层43位于第二介质层42、栅电极3和栅介质层41的下表面；
[0016]第六步:采用光刻工艺，通过离子注入P型杂质制作器件的第一浮空P型区72，离子注入的能量为500?lOOOkeV，注入剂量为113?114个/cm2;所述第一浮空P型区72位于第二介质层42的侧面;再次光刻，通过离子注入N型杂质制作器件的第一 N型电荷存储层8，离子注入的能量为200?500keV，注入剂量为113?114个/cm2;接着通过离子注入P型杂质并退火制作器件的P型基区71，离子注入的能量为60?120keV，注入剂量为113?114个/cm2