次层叠设置的集电极金属(12)、P型集电极区(11)、N型电场阻止层(10)和N型漂移区(9);其特征在于，所述N型漂移区(9)中具有N+发射区(5)、P+发射区(6)、P型基区(71)、第一N型电荷存储层(8)、沟槽栅结构和第一浮空P型区(72);所述第一浮空P型区(72)位于沟槽栅结构的一侧，所述N+发射区(5)、P+发射区(6)、P型基区(71)和第一 N型电荷存储层(8)位于沟槽栅结构的另一侧;所述P型基区(71)位于第一N型电荷存储层(8)的上表面，所述N+发射区(5)和P+发射区(6)并列位于P型基区(71)的上表面，且N+发射区(5)位于靠近沟槽栅结构的一侧;所述第一浮空P型区(72)和沟槽栅结构的上表面具有第一介质层(2);所述N+发射区(5)和P+发射区(6)的上表面具有发射极金属(I);所述沟槽栅结构包括栅介质层(41)、第二介质层(42)、第三介质层(43)和栅电极(3);所述栅电极(3)的深度大于P型基区(71)的结深;所述栅介质层(41)的一侧与栅电极(3)的一侧连接，栅介质层(41)的另一侧与N+发射区(5)、P型基区(71)和第一N型电荷存储层(8)的侧面连接;栅电极(3)的另一侧与第二介质层(42)的一侧连接，栅电极(3)的上表面与第一介质层(2)连接;第二介质层(42)的另一侧与第一浮空P型区(72)连接，第二介质层(42)的上表面与第一介质层(2)连接;第二介质层(42)、栅电极(3)、栅介质层(41)的下表面与第三介质层(43)的上表面连接;第三介质层(43)的深度大于第一 N型电荷存储层(8)的结深。2.根据权利要求1所述的一种沟槽栅电荷存储型IGBT，其特征在于，所述第二介质层(42)和第三介质层(43)的厚度均大于栅介质层(41)的厚度，所述栅电极(3)的深度小于第一N型电荷存储层(8)的结深。3.根据权利要求1所述的一种沟槽栅电荷存储型IGBT，其特征在于，所述第一浮空P型区(72)的深度大于第三介质层(43)的结深，第三介质层(43)的下表面与第一浮空P型区(72)连接。4.根据权利要求1所述的一种沟槽栅电荷存储型IGBT，其特征在于，所述N型漂移区(9)中还包括第二N型电荷存储层(81)和第二浮空P型区(73)，所述第二N型电荷存储层(81)位于第一浮空P型区(72)的下表面，且与第一 N型电荷存储层(8)对称设置在第三介质层(43)两侧;所述第二浮空P型区(73)位于第三介质层(43)的下表面。5.—种沟槽栅电荷存储型IGBT的制造方法，其特征在于，包括以下步骤: 第一步:选取N型轻掺杂单晶硅片作为器件的N型漂移区(9)，选取的硅片厚度为300?600um，掺杂浓度为113?114个/cm3;在硅片背面通过离子注入N型杂质并退火制作器件的N型场阻止层(10)，形成的N型场阻止层的厚度为15?30微米，离子注入能量为1500keV?2000keV，注入剂量为113?114个/cm2，退火温度为1200-1250°C，退火时间为300?600分钟;所述N型场阻止层(10)位于N型漂移区(9)的下表面； 第二步:翻转并减薄硅片，在硅片表面通过预氧化、光刻、刻蚀、离子注入和高温退火工艺，在硅片正面制作器件的终端结构； 第三步:在硅片表面淀积一层TEOS，厚度为700?lOOOnm，光刻出窗口后，进行沟槽(trench)硅刻蚀，刻蚀出沟槽，沟槽刻蚀完成后，通过HF溶液将表面的TEOS漂洗干净;接着在沟槽内淀积填充介质层； 第四步:采用光刻工艺，刻蚀沟槽一侧第三步中沟槽内填充的部分介质层，形成第二介质层(42)和第三介质层(43)； 第五步:在1050°C?1150°C下，通过热氧化在第四步形成的沟槽侧壁生长高质量的薄氧化层，形成的氧化层厚度小于120nm;接着在750 V?950 °C下在沟槽内积淀填充多晶硅，形成栅电极(3)和栅介质层(41);所述栅电极(3)位于第二介质层(42)和栅介质层(41)之间;第三介质层(43)位于第二介质层(42)、栅电极(3)和栅介质层(41)的下表面； 第六步:采用光刻工艺，通过离子注入P型杂质制作器件的第一浮空P型区(72)，离子注入的能量为500?lOOOkeV，注入剂量为113?114个/cm2;所述第一浮空P型区(72)位于第二介质层(42)的侧面；再次光刻，通过离子注入N型杂质制作器件的第一 N型电荷存储层(8)，离子注入的能量为200?500keV，注入剂量为113?114个/cm2;接着通过离子注入P型杂质并退火制作器件的P型基区(71)，离子注入的能量为60?120keV，注入剂量为113?114个/cm2，退火温度为1100-1150 °C，退火时间为10?30分钟;所述第一N型电荷存储层(8)和P型基区(71)位于栅介质层(41)的侧面;形成的第一浮空P型体区(72)的结深大于沟槽的深度并将沟槽底部部分包围；形成的第一 N型电荷存储层(8)的结深小于沟槽的深度，形成的第一 N型电荷存储层(8)的结深大于多晶栅电极(3)的深度;形成的P型基区(71)的结深小于多晶栅电极(3)的深度； 第七步:采用光刻工艺，通过离子注入N型杂质制作器件的N+发射区(5)，离子注入的能量为30?60keV，注入剂量为115?116个/cm2;所述N+发射区(5)位于P型基区(71)的上表面且N+发射区(5)的侧面与栅介质层(41)连接； 第八步:采用光刻工艺，通过离子注入P型杂质并退火制作器件的P+发射区(6)，离子注入的能量为60?80keV，注入剂量为115?116个/cm2，退火温度为900 °C，时间为20?30分钟，所述P+发射区(6)位于P型基区(71)的上表面与N+发射区(5)并列； 第九步:淀积介质层，并光刻、刻蚀在第一浮空P型区(72)及沟槽上表面形成第一介质层⑵； 第十步:淀积金属，并光刻、刻蚀在N+发射区(5)和P+发射区(6)上表面形成发射极金属(I); 第十一步:翻转硅片，减薄硅片厚度，在硅片背面注入P型杂质，在N型场阻止层(10)下表面形成P型集电区(11)，注入能量为40?60keV，注入剂量为112?113个/cm2，在H2与N2混合的气氛下进行背面退火，温度为400?450°C，时间为20?30分钟； 第十二步:背面淀积金属，在P型集电区(11)下表面形成集电极金属(12)。6.根据权利要求5所述的沟槽栅电荷存储型IGBT的制造方法，其特征在于，在所述第三步中，在沟槽内淀积填充介质层之前进行一次P型离子注入形成第二浮空P型区(73)，所述第二浮空P型区(73)位于沟槽栅底部，并在第六步中在第一浮空P型区(72)下表面形成第二N型电荷存储层(81)。
【专利摘要】本发明属于功率半导体器件技术领域，具体涉及沟槽栅电荷存储型绝缘栅双极型晶体管。本发明通过在器件沟槽内栅电极的底部和侧面引入厚的介质层，并减小栅电极的深度，从而减小了器件的栅极电容，特别是栅极-集电极电容，提高器件的开关速度，降低器件的开关损耗，并避免了开启动态过程中的电流、电压振荡和EMI问题，同时，通过侧面厚介质层一侧浮空的p型基区不但减小了MOS沟道的密度，改善了短路安全工作区，而且进一步减小了空穴的抽取面积，提高了发射极端的载流子增强效应，进一步改善了整个N型漂移区的载流子浓度分布，提高了器件的性能和可靠性。
【IPC分类】H01L21/331, H01L29/739
【公开号】CN105679816
【申请号】CN201610266037
【发明人】张金平, 廖航, 刘玮琪, 刘竞秀, 李泽宏, 任敏, 张波
【申请人】电子科技大学
【公开日】2016年6月15日
【申请日】2016年4月26日