一种完全空穴阻挡型槽栅igbt的制作方法
【技术领域】
[0001 ] 本实用新型涉及一种完全空穴阻挡型槽栅IGBT。
【背景技术】
[0002]载流子存储槽栅型IGBT(CSTBT)是一种目前己投入生产的新型半导体功率器件(三菱电机MITSUBISHIELECTRIC)，与传统的槽栅型IGBT相比，CSTBT的不同之处主要有两点：1. CSTBT在P+基区与N-基区中间附加了一层掺杂较高的N型阻挡层，载流子浓度存在一定的梯度，所以N型阻挡层与N-基区交界面处会形成内建电场，电场的方向是从N型阻挡层指向N-基区，IGBT正向导通时此电场阻挡了流向发射极的空穴，使N-基区的空穴载流子浓度增多，提高了N-基区的电导调制效应;2.工艺制作上传统槽栅型IGBT是在P+基片上通过外延的工艺产生N+缓冲层和N-基区，然后制作MOS部分，而CSTBT是在N基片上直接制作MOS部分，集电极是通过背向减薄和离子注入的形式形成N+缓冲层和P+层的。
【实用新型内容】
[0003]本实用新型为解决上述问题，提供了一种完全空穴阻挡型槽栅IGBT。
[0004]为实现上述目的，本实用新型采用的技术方案为：
[0005]—种完全空穴阻挡型槽栅IGBT，其特征在于，包括：
[0006]N-型基区（I);
[0007]位于所述N-型基区（I)上表面内两侧的两个N-型浮空层(5);
[0008]位于所述两个N-型浮空层(5)上表面的两个多晶栅(11);
[0009]位于所述N-型基区（I)上表面、所述两个多晶栅(11)之间的载流子存储层(6);
[0010]位于所述载流子存储层(6)上表面、所述两个多晶栅(11)之间的P-型基区（7);
[0011]位于所述P-型基区（7)上表面两侧、所述两个多晶栅（11)之间的两个N+集电区
(9)；
[0012]位于所述P-型基区（7)上表面中部、所述两个N+集电区（9)之间的P+型基区（8);
[0013]位于所述N-型基区（I)下表面的N+缓冲层(2);
[0014]位于所述N+缓冲层(2)下表面的背P+发射区（3)。
[0015]优选的，还包括位于所述多晶栅（11)与所述N-型浮空层(5)、载流子存储层(6)、P_型基区（7)和N+集电区（9)之间的栅氧化层（10)。
[0016]优选的，所述多晶栅(11)深入所述N-型浮空层(5)2-3mm。
[0017]优选的，还包括位于所述P+型基区（8)上表面的栅电极（13)。
[0018]优选的，还包括位于所述多晶栅(11)上表面的发射极（12)。
[0019]优选的，还包括位于所述背P+发射区（3)下表面的集电极(4)。
[0020]本实用新型的有益效果是：
[0021]本实用新型在沟槽栅的下端又附加了一层掺杂浓度较高的N型层，使得栅极下面同时也形成空穴阻挡层，从而进一步增强了 N-基区中的电导调制效应。
【附图说明】
[0022]此处所说明的附图用来提供对本实用新型的进一步理解，构成本实用新型的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：
[0023]图I为本实用新型结构不意图。
【具体实施方式】
[0024]为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
[0025]如图I所示，本实用新型提供一种完全空穴阻挡型槽栅IGBT，包括：
[0026]N-型基区（I);
[0027]位于所述N-型基区（I)上表面内两侧的两个N-型浮空层(5);
[0028]位于所述两个N-型浮空层(5)上表面的两个多晶栅(11);
[0029]位于所述N-型基区（I)上表面、所述两个多晶栅（II)之间的载流子存储层(Carrier storage layer)(6)；
[0030]位于所述载流子存储层(6)上表面、所述两个多晶栅(11)之间的P-型基区（7);
[0031]位于所述P-型基区（7)上表面两侧、所述两个多晶栅（11)之间的两个N+集电区
(9)；
[0032]位于所述P-型基区（7)上表面中部、所述两个N+集电区（9)之间的P+型基区（8);
[0033]位于所述N-型基区（I)下表面的N+缓冲层(2);
[0034]位于所述N+缓冲层(2)下表面的背P+发射区（3)。
[0035]优选的，还包括位于所述多晶栅（11)与所述N-型浮空层(5)、载流子存储层(6)、P_型基区（7)和N+集电区（9)之间的栅氧化层（10);所述多晶栅（11)深入所述N-型浮空层(5)2-3mm。
[0036]优选的，还包括位于所述P+型基区（8)上表面的栅电极（13)，还包括位于所述多晶栅(11)上表面的发射极(12)，还包括位于所述背P+发射区（3)下表面的集电极(4)。
[0037]本实用新型的槽栅IGBT在载流子存储层和N-基区件出现了Vi大小的内建电势，当空穴从N-区向P-base区流动时，必须经过Vi大小的空穴势皇，这样在存储层下方便会有一定的空穴存贮，这样便提高了P-base区下方的电导调制；同时，存储层可以增大电子扩散，避免电流集中；同时在沟槽栅的下端又附加了一层掺杂浓度较高的N型层，使得栅极下面同时也形成空穴阻挡层，从而进一步增强了 N-基区中的电导调制效应。
[0038]上述说明示出并描述了本实用新型的优选实施例，如前所述，应当理解本实用新型并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述实用新型构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本实用新型的精神和范围，则都应在本实用新型所附权利要求的保护范围内。
【主权项】
1.一种完全空穴阻挡型槽栅IGBT，其特征在于，包括： N-型基区（I); 位于所述N-型基区（I)上表面内两侧的两个N-型浮空层(5); 位于所述两个N-型浮空层(5)上表面的两个多晶栅（11); 位于所述N-型基区（I)上表面、所述两个多晶栅（11)之间的载流子存储层(6); 位于所述载流子存储层(6)上表面、所述两个多晶栅（11)之间的P-型基区（7); 位于所述P-型基区（7)上表面两侧、所述两个多晶栅（11)之间的两个N+集电区（9); 位于所述P-型基区（7)上表面中部、所述两个N+集电区（9)之间的P+型基区（8); 位于所述N-型基区（I)下表面的N+缓冲层(2); 位于所述N+缓冲层(2)下表面的背P+发射区（3)。2.根据权利要求I所述的一种完全空穴阻挡型槽栅IGBT，其特征在于:还包括位于所述多晶栅（11)与所述N-型浮空层（5)、载流子存储层(6)、P-型基区（7)和N+集电区（9)之间的栅氧化层(10)。3.根据权利要求I所述的一种完全空穴阻挡型槽栅IGBT，其特征在于:所述多晶栅（11)深入所述N-型浮空层(5)2-3mm。4.根据权利要求I所述的一种完全空穴阻挡型槽栅IGBT，其特征在于:还包括位于所述P+型基区（8)上表面的栅电极（13)。5.根据权利要求I所述的一种完全空穴阻挡型槽栅IGBT，其特征在于:还包括位于所述多晶栅(11)上表面的发射极(12)。6.根据权利要求I所述的一种完全空穴阻挡型槽栅IGBT，其特征在于:还包括位于所述背P+发射区（3)下表面的集电极(4)。
【专利摘要】本实用新型公开一种完全空穴阻挡型槽栅IGBT，包括：N-型基区；位于所述N-型基区上表面内两侧的两个N-型浮空层；位于所述两个N-型浮空层上表面的两个多晶栅；位于所述N-型基区上表面、所述两个多晶栅之间的载流子存储层；位于所述载流子存储层上表面、所述两个多晶栅之间的P-型基区；位于所述P-型基区上表面两侧、所述两个多晶栅之间的两个N+集电区；位于所述P-型基区上表面中部、所述两个N+集电区之间的P+型基区。本实用新型在沟槽栅的下端又附加了一层掺杂浓度较高的N型层,使得栅极下面同时也形成空穴阻挡层,从而进一步增强了N-基区中的电导调制效应。
【IPC分类】H01L29/739, H01L29/06
【公开号】CN205159334
【申请号】CN201520987968
【发明人】陈利, 徐承福, 高耿辉, 姜帆
【申请人】厦门元顺微电子技术有限公司, 大连连顺电子有限公司, 友顺科技股份有限公司
【公开日】2016年4月13日
【申请日】2015年12月3日