专利名称：SiGe BiCMOS工艺中的PNP双极晶体管的制作方法
技术领域：
本发明涉及一种半导体集成电路器件，特别是涉及一种SiGe BiCMOS工艺中的 PNP双极晶体管。
背景技术：
在射频应用中，需要越来越高的器件特征频率，RFCMOS虽然在先进的工艺技术中 可实现较高频率，但还是难以完全满足射频要求，如很难实现40GHz以上的特征频率，而且 先进工艺的研发成本也是非常高；化合物半导体可实现非常高的特征频率器件，但由于材 料成本高、尺寸小的缺点，加上大多数化合物半导体有毒，限制了其应用。SiGe HBT则是超 高频器件的很好选择，首先其利用SiGe与Si的能带差别，提高发射区的载流子注入效率， 增大器件的电流放大倍数；其次利用SiGe基区的高掺杂，降低基区电阻，提高特征频率；另 外SiGe工艺基本与硅工艺相兼容，工艺成本不高。因此SiGe HBT已经成为超高频器件的 主力军。PNP双极晶体管是SiGe BiCMOS工艺中除SiGe NPN HBT之外的另一种重要器件。 在现有的SiGe BiCMOS工艺中，PNP双极晶体管是一种横向结构器件，以方便引出P阱形成 的集电区。如图1所示，为现有PNP的器件结构示意图，为横向结构，包含了三个有源区，从 左到右依次为基极引出区(N型Sinker)、集电区和发射区，这就决定了其面积很难缩小； 其发射区为一 P型外延层，基区位于所述P型外延层下，并通过一 N型埋层(Buried lay) 和所述基极引出区(N型Sinker)相连从而引出，所述集电区和所述基区的N型埋层相连， 所述基区呈L形，其宽度为沟槽深度和集电极发射极两个有源区间的横向距离和，有较长 的基区宽度，使得PNP的电流放大系数较难提高。
发明内容
本发明所要解决的技术问题是提供一种SiGe BiCMOS工艺中的PNP双极晶体管， 能大大缩小PNP晶体管的面积和提高PNP晶体管的电流放大系数。为解决上述技术问题，本发明的SiGe BiCMOS工艺中的PNP双极晶体管，其有源区 是利用浅槽场氧化层隔离，包括一集电区，由位于浅槽底部的P型埋层构成，通过在场氧化层上制作深阱接触引 出所述集电区；—基区，通过在有源区进行N型离子注入形成，所述基区的周侧为浅槽场氧化层， 所述基区的宽度由所述浅槽的深度决定并和所述浅槽的深度相当，所述基区底部和所述集 电区相连接，在所述集电区对侧的浅槽底部形成一 N型埋层，所述基区和所述N型埋层相连 并通过在所述N型埋层上的场氧化层上制作深阱接触引出所述基区；一发射区，由形成于所述基区上方的一 P型离子注入层或再加一 P型多晶硅构成， 直接通过一金属接触引出所述发射区。所述发射区的P型多晶硅形成方法为先是采用 SiGe NPN工艺中的发射极多晶硅工艺生成一层多晶硅，多晶硅形成后再加上所述发射区的P型离子注入使多晶硅成为P型并同时在其底部形成所述P型离子注入层。所述发射区的 P型离子注入采用SiGe NPN CMOS中的PMOS源漏注入工艺，注入剂量为大于lel5Cm_2、注入 能量为^ceV lOkeV、注入杂质为硼或二氟化硼。本发明的SiGe BiCMOS工艺中的PNP双极晶体管是一种纵向结构，通过采用所述 纵向结构、加上集电区埋层结构以及场氧化层上的深阱接触，使本发明的SiGe BiCMOS工艺 中的PNP双极晶体管只包含一个有源区，大大缩小了 PNP晶体管的面积，本发明的PNP晶体 管的面积能小于现有PNP晶体管的四分之一。另外本发明的PNP晶体管的基区宽度由所述 浅槽的深度决定即本发明的基区宽度为所述发射区的P型离子注入层底部到沟槽底部的P 型埋层之间的距离，而所述发射区的P型离子注入的能量为^eV lOkeV、注入深度较浅， 使得所述基区宽度和所述浅槽的深度大致相等，要小于现有PNP晶体管的呈L形基区的宽 度，从而能使电流放大系数得到提高。
下面结合附图和具体实施方式
对本发明作进一步详细的说明。图1是现有PNP晶体管截面图；图2A和图2B是本发明的SiGe BiCMOS工艺中的PNP双极晶体管截面图；图3是本发明实施例的SiGe BiCMOS工艺中的PNP双极晶体管截面图和各区的杂 质分布；图如-图4f是本发明的Si(ie BiCMOS工艺中的PNP双极晶体管制造过程的各步 骤的截面图；图5是本发明实施例的SiGe BiCMOS工艺中的PNP双极晶体管特性的TCAD模拟 曲线。
具体实施例方式如图2A和图2B所示为本发明所述SiGe BiCMOS工艺中的PNP双极晶体管结构示 意图，其有源区是利用浅槽场氧化层隔离，包括一集电区，由位于浅槽底部的P型埋层构成，通过在场氧化层上制作深阱接触引 出所述集电区。所述P型埋层是在所述浅槽形成后、所述场氧化层填入前通过离子注入形 成，是利用有源区上的硬掩模层局部自对准注入，保证有源区没有被所述P型埋层杂质注 入；所述P型埋层选择注入B或BF2，注入剂量为lel2 IeHcm 2，注入能量以不穿透硬掩 模层为准。一基区，为如图2A和图2B中NPN的集电区即SiGe NPN HBT的集电区所示区域，通 过在有源区进行N型离子注入形成，所述基区的周侧为浅槽场氧化层，所述基区的宽度和 所述浅槽的深度相当，所述基区底部和所述集电区相连接，在所述集电区对侧的浅槽底部 形成一 N型埋层，所述基区和所述N型埋层相连并通过在所述N型埋层上的场氧化层上制 作深阱接触引出所述基区。所述基区的N型离子注入能采用多次N型注入形成，离子注入窗 口要略大于有源区，保证所述集电区和所述基区间的PN结的正确形成；必须有一次大能量 注入，直接注入到所述N型埋层和所述P型埋层位置，充分连接所述N型埋层和所述P型埋 层，基区的多次注入能量递减，注入的总剂量由所述纵向PNP双极晶体管的电流增益和击穿电压要求决定，所述基区注入的能量范围为50keV至IOOOkeV,注入剂量范围为le12cm_2 至lel4cm2。所述N型埋层是在所述浅槽形成后、所述场氧化层填入前通过离子注入形成， 是利用有源区上的硬掩模层局部自对准注入，保证有源区没有被所述N型埋层杂质注入， 所述N型埋层选择注入砷或磷，注入剂量大于kl4cm2，注入能量以不穿透硬掩模层为准。一发射区，由形成于所述基区上方的一 P型离子注入层或再加一 P型多晶硅构成， 直接通过一金属接触引出所述发射区；所述发射区为一P型离子注入层对应于如图2B所示 P型源漏，所述发射区为一 P型离子注入层加一 P型多晶硅对应于如图2A所示P型源漏加发 射极多晶硅。所述发射区的P型多晶硅的形成方法为先是采用SiGe NPN工艺中的发射极 多晶硅工艺生成一层多晶硅，多晶硅形成后再加上所述发射区的P型离子注入使多晶硅成 为P型并同时在其底部形成所述P型离子注入层即P型源漏。所述发射区的P型离子注入 即P型源漏的注入采用SiGe NPN CMOS中的PMOS源漏注入工艺，注入剂量为大于lel5Cm_2、 注入能量为^eV lOkeV、注入杂质为硼或二氟化硼。如图3所示，为用TCAD模拟的本发明实施例的SiGe BiCMOS工艺中的PNP双极晶 体管截面图和各区的杂质分布，共标出了 3个区域的杂质分布曲线，区域1和区域2是纵向 分布曲线，区域3是横向分布曲线。从区域3曲线能看出，其左侧为一 N型区域、右侧为一 P型区域，分别对应于所述PNP双极晶体管的N型埋层和P型埋层，都处于浅槽的底部。由 区域2曲线能看出，有源区的顶部为一 P型区域、底部为一 N型区域，顶部的P型区域对应 于所述PNP双极晶体管的发射区、底部较宽的N型区域对应于所述PNP双极晶体管的基区。 区域1曲线显示了在有源区边界处的杂质分布，在其底部为所述PNP双极晶体管的基区和 P型埋层相连接处。本发明的SiGe BiCMOS工艺中的PNP双极晶体管制造方法包括如下工艺步骤1、如图如所示，在P型衬底501上生长垫衬氧化层502、氮化硅层503和氧化层 504 ；2、如图如所示，定义有源区，并刻蚀浅槽；3、如图如所示，淀积氧化层，并刻蚀形成浅槽氧化层侧墙505 ；4、如图如所示，光刻打开N型埋层注入区域，其它区域覆盖光刻胶506 ；5、如图如所示，以光刻胶506和有源区上的硬掩模层即垫衬氧化层502、氮化硅层 503和氧化层504为掩模版进行N型离子注入形成N型埋层507 ；6、如图4b所示，去除氧化层504，以光刻胶506为掩模版进行N型离子注入，形成 基区508，该基区508的纵向宽度和浅槽的深度相当，并和所述N型埋层507相连接；7、如图如所示，光刻打开P型埋层注入区域；8、如图如所示，以光刻胶506和有源区上的硬掩模层即垫衬氧化层502、氮化硅层 503为掩模版进行P型离子注入形成P型埋层509，该P型埋层509为本发明PNP双极晶体 管的集电区；9、如图4d所示，去除浅槽氧化层侧墙505，填入场氧化层510，并用化学机械抛光
磨平；10、如图4d所示，去除氮化硅503和氧化硅502 ；11、如图如所示，利用PMOS源漏光刻版打开PNP发射极区域，将会形成如图2B所 示的发射区结构；或外延生长NPN发射极多晶硅层511，刻蚀留下作为PNP发射极多晶硅，再利用PMOS源漏光刻版打开PNP发射极区域，将会形成如图2A所示的发射区结构。12、如图如所示，利用PMOS源漏P型高剂量注入，形成发射区；13、如图4f所示，生长氧化硅层间膜512 ；14、如图4f所示，刻蚀深槽接触孔；15、如图4f所示，填入过渡金属层Ti/TiN，再填入钨，形成513 ；16、如图4f所示，淀积并刻蚀金属，形成514。本发明的SiGe BiCMOS工艺中的PNP双极晶体管是一种纵向结构，通过采用所述 纵向结构、加上集电区埋层结构以及场氧化层上的深阱接触，使本发明的SiGe BiCMOS工艺 中的PNP双极晶体管只包含一个有源区，大大缩小了 PNP晶体管的面积，本发明的PNP晶体 管的面积只有现有PNP晶体管的四分之一。另外本发明的PNP晶体管的基区宽度小于现有 PNP晶体管的基区宽度，从而能使电流放大系数得到提高。如图5所示，为本发明实施例的 SiGe BiCMOS工艺中的PNP双极晶体管特性的TCAD模拟曲线，从曲线能看出电流放大倍数 已经达到37。以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限 制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应 视为本发明的保护范围。
权利要求
1.一种SiGe BiCMOS工艺中的PNP双极晶体管，其有源区是利用浅槽场氧化层隔离，其 特征在于，包括一集电区，由位于浅槽底部的P型埋层构成，通过在场氧化层上制作深阱接触引出所 述集电区；一基区，通过在有源区进行N型离子注入形成，所述基区的周侧为浅槽场氧化层，所述 基区底部和所述集电区相连接，在所述集电区对侧的浅槽底部形成一 N型埋层，所述基区 和所述N型埋层相连并通过在所述N型埋层上的场氧化层上制作深阱接触引出所述基区；一发射区，由形成于所述基区上方的一 P型离子注入层或再加一 P型多晶硅构成，直接 通过一金属接触引出所述发射区。
2.如权利要求1所述的SiGeBiCMOS工艺中的PNP双极晶体管，其特征在于所述N型 埋层和所述P型埋层都是在所述浅槽形成后、所述场氧化层填入前通过离子注入形成，这 两次离子注入都是利用有源区上的硬掩模层局部自对准注入，保证有源区没有被埋层杂质 注入。
3.如权利要求1所述的SiGeBiCMOS工艺中的PNP双极晶体管，其特征在于N型埋层 选择注入砷或磷，注入剂量大于kl4Cm_2，注入能量已不穿透硬掩模层为准。
4.如权利要求1所述的SiGeBiCMOS工艺中的PNP双极晶体管，其特征在于P型埋层 选择注入B或BF2，注入剂量为lel2 leHcm-2，注入能量已不穿透硬掩模层为准。
5.如权利要求1所述的SiGeBiCMOS工艺中的PNP双极晶体管，其特征在于N型基区 能采用多次N型注入形成，必须有一次大能量注入，直接注入到所述N型埋层和所述P型埋 层位置，充分连接所述N型埋层和所述P型埋层，基区的多次注入能量递减，注入的总剂量 由PNP双极晶体管的电流增益和击穿电压要求决定，所述基区注入的能量范围为50keV至 IOOOkeV,注入剂量范围为 lel2cnT2 至 lel4cnT2。
6.如权利要求1或5所述的SiGeBiCMOS工艺中的PNP双极晶体管，其特征在于所述 基区的离子注入窗口要略大于有源区，保证所述集电区和所述基区间的PN结的正确形成。
7.如权利要求1所述的SiGeBiCMOS工艺中的PNP双极晶体管，其特征在于所述发 射区的多晶硅采用SiGe NPN工艺中的发射极多晶硅工艺，多晶硅形成后再加上所述发射区 的P型离子注入使多晶硅为P型并在其底部形成一 P型离子注入层。
8.如权利要求1或7所述的SiGeBiCMOS工艺中的PNP双极晶体管，其特征在于所 述发射区的P型离子注入采用SiGe NPN CMOS中的PMOS源漏注入工艺，注入剂量为大于 lel5cnT2、注入能量为^ceV lOkeV、注入杂质为B或BF2。
全文摘要
本发明公开了一种SiGe BiCMOS工艺中的PNP双极晶体管，其有源区是利用浅槽场氧化层隔离，包括集电区、基区和发射区。集电区由位于浅槽底部的P型埋层构成，通过在场氧化层上制作深阱接触引出所述集电区；基区通过在有源区进行N型离子注入形成，基区的周侧为浅槽场氧化层，基区宽度和浅槽的深度相当，基区底部和集电区相连接；在集电区对侧的浅槽底部形成一N型埋层，基区和该N型埋层相连并通过在所述N型埋层上的场氧化层上制作深阱接触引出所述基区；发射区由形成于基区上方的一P型离子注入层或再加一P型多晶硅构成。本发明能缩小PNP晶体管的面积和提高PNP晶体管的电流放大系数。
文档编号H01L29/732GK102088029SQ20091020191
公开日2011年6月8日 申请日期2009年12月8日 优先权日2009年12月8日
发明者钱文生 申请人:上海华虹Nec电子有限公司