鳍式场效应晶体管及其形成方法

专利名称：鳍式场效应晶体管及其形成方法
鳍式场效应晶体管及其形成方法技术领域
本发明主要涉及半导体装置，特别涉及鳍式场效应晶体管(fin field effecttransistors ； finFETs)及其形成方法。
背景技术：
半导体集成电路(integrated circuit ;IC)工业已历经快速成长。在集成电路 的材料与设计等方面的技术上的进步，使得在每个集成电路的世代制造出比前一个世代还 小、并更复杂的电路。例如，半导体工业热烈地致力于存储单元(memory cell)的尺寸缩减。 而其中已进行的一项策略是使用多重栅极晶体管，除此之外还有鳍式场效应晶体管。发明内容
有鉴于此，本发明提供一种鳍式场效应晶体管，包含一鳍式沟道本体，位于一基 底的上方；一栅极，置于上述鳍式沟道本体的上方；以及至少一源/漏极区，邻接于上述鳍 式沟道本体，上述至少一源/漏极区实质上未包含任何鳍式结构。
在上述鳍式场效应晶体管中，较好为上述基底具有位于一第一隔离区与一第二 隔离区之间的一部分，上述至少一源/漏极区具有一外延生长区，上述外延生长区置于上 述基底的上述部分的上方。
在上述鳍式场效应晶体管中，较好为上述外延生长区外延生长区与上述基底的 上述部分具有一界面，且上述界面的一中心区低于上述第一隔离区的一表面。
在上述鳍式场效应晶体管中，较好为上述界面的上述中心区与上述第一隔离区 的上述表面的距离实质上等于上述鳍式沟道本体的高度。
在上述的鳍式场效应晶体管中，较好为上述界面的上述中心区实质上平坦。
在上述鳍式场效应晶体管中，较好为(1)上述第一隔离区具有一角落，而上述第 一隔离区的上述表面和上述第一隔离区与上述基底的上述部分之间的一界面在上述角落 处交叉；( 上述基底的上述部分具有一尖端，而上述基底的上述部分的一表面和上述第 一隔离区与上述基底的上述部分之间的上述界面在上述尖端处交叉；以及C3)上述角落实 质上邻接于上述尖端。
在上述鳍式场效应晶体管中，较好为上述外延生长区是用来对上述鳍式沟道本 体提供应力。
在上述鳍式场效应晶体管中，较好为还包含一硅化物结构，其置于上述外延生长 区的上方。
本发明又提供一种鳍式场效应晶体管，包含一鳍式沟道本体，位于一基底的上 方，上述基底具有位于一第一隔离区与一第二隔离区之间的一部分；一栅极，置于上述鳍式 沟道本体的上方；以及至少一源/漏极区，邻接于上述鳍式沟道本体，上述至少一源/漏极 区包含一外延生长区，置于上述基底的上述部分的上方，其中上述外延生长区与上述基底 部分具有一界面，且上述界面的一中心区低于上述第一隔离区的一表面；及一硅化物结构，置于上述外延生长区的上方。
在上述鳍式场效应晶体管中，较好为上述界面的上述中心区与上述第一隔离区 的上述表面之间的距离等于上述鳍式沟道本体的高度。
在上述鳍式场效应晶体管中，较好为上述界面的上述中心区是实质上平坦的。
在上述鳍式场效应晶体管中，较好为(1)上述第一隔离区具有一角落，而上述第 一隔离区的上述表面和上述第一隔离区的一侧壁在上述角落处交叉；( 上述基底的上述 部分具有一尖端，而上述基底的上述部分的一表面和上述基底的上述部分的一侧壁在上述 尖端处交叉；以及C3)上述角落实质上邻接于上述尖端。
在上述鳍式场效应晶体管中，较好为上述外延生长区是得以对上述鳍式沟道本 体提供应力。
本发明是又一种鳍式场效应晶体管的形成方法，包含在一基底的上方形成一鳍 式沟道本体；在上述鳍式沟道本体的上方形成一栅极；以及形成至少一源/漏极区，其邻接 于上述鳍式沟道本体，上述至少一源/漏极区实质上未包含任何鳍式结构。
在上述鳍式场效应晶体管的形成方法中，上述鳍式沟道本体的形成较好为包含 (1)在上述基底的上方形成一鳍状物；以及( 移除上述鳍状物的至少一末端部分，以暴露 出为一隔离结构所围绕的上述基底的一部分的一表面，并形成上述鳍式沟道本体。
在上述鳍式场效应晶体管的形成方法中，较好为还包含移除上述基底的一部分， 其中上述基底的上述部分的上述暴露的表面的一中心区低于上述隔离结构的一表面。
在上述鳍式场效应晶体管的形成方法中，较好为上述基底的上述暴露的表面的 上述中心区与上述隔离结构的上述表面之间的距离，实质上等于上述鳍式沟道本体的高 度。
在上述鳍式场效应晶体管的形成方法，较好为还包含使上述基底的上述暴露的表 面经过热能并通入氢气后，使得上述表面重流，而使上述基底的上述暴露的表面的上述中 心区是实质上平坦的。
在上述鳍式场效应晶体管的形成方法中，其中上述至少一源/漏极区的形成较好 为包含从上述基底的上述部分的上述暴露的表面外延生长上述至少一源/漏极区。
在上述鳍式场效应晶体管的形成方法中，较好为更包含(1)在上述外延生长区 的上方形成一外延层；以及( 使至少上述外延层硅化。
本发明可使存储单元的尺寸缩减。


图1是显示一集成电路的一例示的鳍式场效应晶体管的俯视图。
图2A是显示沿着图1所示的集成电路100的剖面线2A-2A的剖面图。
图2B是显示沿着图1所示的集成电路100的剖面线2B-2B的剖面图。
图2C是显示沿着图1所示的集成电路100的剖面线2C-2C的剖面图。
图3是显示一例示的鳍式场效应晶体管的应力与距离(d)的关系的模拟结果的曲 线图。
图4是显示具有基底的一部分与隔离区的另一个例示的鳍式场效应晶体管的放 大的剖面图。
图5A 图5D是一系列的沿着图1的剖面线2C-2C的剖面图，是显示图1所示的 鳍式场效应晶体管的一例示的形成方法。

图6是图示一例示的鳍式场效应晶体管的-其中，附图标记说明如下-例示的形成方法。A-d-2A 2Cy曲线 4巨离 剖面线 剖面线102a 102c 102e 103a 103c 105a107a 107c IlOa 115 -120b101 基底 102b 部分 102d 部分 103 隔离结构 103b 隔离区 104 界面 10 鳍式场效应晶体管106 107 间隔物层 107b 间隔物 107d 间隔物 IlOb 鳍式沟道本体 120a 源/漏极区 121 外延生长区 125a 源/漏极区 126 外延生长区 135 鳍状物 145 移除工艺 145b 表面 402a 部分 403b 隔离区 406 表面 409 界面421 外延生长区 610 620 工艺630B 曲线 h 高度 2B 剖面线 100 集成电路 -部分 -部分 -部分 -隔离区 -隔离区-鳍式场效应晶体管 表面 -间隔物 -间隔物 -鳍式沟道本体 栅极 源/漏极区123 外延生长区 125b 源/漏极区 130 栅介电质 硬掩模层 -表面 基底 -隔离区 表面 角落 尖端140 ‘ 145a 401 ‘ 403a404 ‘ 408 ‘ 411 ‘ 工艺 工艺具体实施方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施 例，并配合附图，作详细说明如下
一传统的鳍式场效应晶体管装置是使用从半导体基板竖起的一硅的鳍状物来制 造。此装置的沟道区是形成于上述鳍状物中，而将一栅极覆盖(例如围绕)上述鳍状物，例 如接触上述鳍状物的上表面与侧壁。围绕沟道区(也就是鳍状物)的优点在于可以从三侧5来控制此沟道区。源/漏极区是形成于此鳍状物的二侧。
要了解的是本说明书以下的公开内容提供许多不同的实施例或范例，以实施本发 明的不同特征。而本说明书以下的公开内容是叙述各个构件及其排列方式的特定范例，以 求简化发明的说明。当然，这些特定的范例并非用以限定本发明。例如，若是本说明书以下 的公开内容叙述了将一第一特征形成于一第一特征之上或上方，即表示其包含了所形成的 上述第一特征与上述第二特征是直接接触的实施例，亦包含了尚可将附加的特征形成于上 述第一特征与上述第二特征之间，而使上述第一特征与上述第二特征可能未直接接触的实 施例。另外，本说明书以下的公开内容可能在各个范例中使用重复的元件符号，以使说明内 容更加简化、明确，但是重复的元件符号本身不会使不同的实施例及/或结构之间产生关 联。
图1是显示一集成电路的一例示的鳍式场效应晶体管的俯视图。在图1中，一集 成电路100可包含至少一个鳍式场效应晶体管，例如鳍式场效应晶体管10 与105b。鳍式 场效应晶体管10 与10 可在一基底101的上方各具有一鳍式沟道本体，例如分别为鳍 式沟道本体IlOa与110b。一栅极115可置于鳍式沟道本体IlOa与IlOb的上方。至少一 源/漏极区例如为源/漏极区120a-120b与12fe-125b，是分别邻接于鳍式沟道本体IlOa 与110b。源/漏极区120a与120b的至少一个是实质上未包含任何鳍式结构。
请注意鳍式沟道本体IlOa与IlOb是位于栅极115的下方，而无法从鳍式场效应 晶体管10 与10 的俯视图看到鳍式沟道本体IlOa与110b。因此，在图1中是以虚线来 标示鳍式沟道本体IlOa与110b，已显示其在鳍式场效应晶体管10 与10 中的位置。
在某些实施例中，鳍式沟道本体IlOa是指具有一鳍状结构的物体，且仅用于在源 /漏极区120a与120b之间作为沟道区；在某些其他实施例中，鳍式沟道本体IlOa可具有 一鳍状物体，其仅被栅极115所覆盖；在另外的其他实施例中，鳍式沟道本体IlOa可具有一 鳍状物体，其仅被栅极115及在栅极115的侧壁上的间隔物107a与107b所覆盖。
在某些实施例中，基底101可包含一元素半导体，其包含结晶形式、多晶形式、或 非晶质结构的硅或锗；或可包含一化合物半导体，其包含碳化硅、砷化镓、磷化镓、磷化铟、 砷化铟、或锑化铟；或可包含一合金半导体，其包含SiGe、GaAsP, AlInAs, AlGaAs, GaInAs, fe^nP、或feilnAsP ；或可包含其他适当的材料；或上述的组合。在一实施例中，上述合金半 导体基底可具有一渐变的SiGe结构，其中硅与锗的成分是从在上述渐变的SiGe结构的 某个位置的比例变成在上述渐变的SiGe结构的另一个位置的另一个比例；在另一个实施 例中，上述合金SiGe是位于硅基底的上方；在又另一个实施例中，一 SiGe基底是受到应 变。另外，上述半导体基底可以是绝缘体上覆半导体，例如是绝缘体上覆硅(silicon on insulator ；SOI)、或一薄膜晶体管(thinfilm transistor ；TFT)。在某些实例中，上述半导 体基底可具有一掺杂的外延层或一埋入层；在其他实例中，上述化合物半导体基底可具有 一多层结构，或是上述基底可具有一多层的化合物半导体结构。
请参考图1，一隔离结构103可包含至少一个隔离区，例如隔离区103a 103c。隔 离结构103可围绕鳍式场效应晶体管10 与10 ，并电性隔离鳍式场效应晶体管10 与 鳍式场效应晶体管10 。隔离结构103可包含一浅沟槽隔离(shallow trench isolation ； STI)结构、一硅的局部氧化(localoxidation of silicon ；L0C0S)结构、其他的隔离结构、 或上述的任意组合。
请参考图1，间隔物107a与107b可邻接于栅极115。间隔物107a与107b可适当 地将源/漏极区120a、120b、125a、和125b与栅极115隔开。间隔物107a与107b可以各包 含至少一材料，例如氧化物、氮化物、氧氮化物、其他介电材料、或上述的任意组合。
图2A是显示沿着图1所示的集成电路100的剖面线2A-2A的剖面图。在图2A中， 基底101可具有至少一个部分，例如部分10 与102b。在某些实施例中，部分10 可置于 隔离区103a与10 之间。一栅介电质130可置于栅极115的下方。鳍式沟道本体IlOa 与IlOb (如图1所示)是分别在源/漏极区120a与12 的背后而被其挡住。
在某些实施例中，栅介电质130可为单层或多层结构。在某些多层结构的实施例 中，栅介电质130可包含一界面层与一高介电常数介电层。上述界面层可包含一介电材料， 例如氧化硅、氮化硅、氧氮化硅、其它介电材料、及/或上述的组合。上述高介电常数介电层 可包含高介电常数的介电材料，例如Hf02、HfSi0、HfSi0N、HfTa0、HfTi0、HfZr0、其他适当的 高介电常数介电材料、及/或上述的组合。上述高介电常数介电材料还可选自金属氧化物、 金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、金属的氧氮 化物、金属铝酸盐、硅酸锆、铝酸锆、氧化硅、氮化硅、氧氮化硅、氧化锆、氧化钛、氧化铝、二 氧化铪-氧化铝混合物、其他适当的材料、及/或上述的组合。
在某些实施例中，栅极115可包含复晶硅、硅锗(silicon-germanium)、包含金属 化合物的金属材料例如铝、钼、铜、钨、钛、钽、氮化钛、氮化钽、NiSi, CoSi、其他本技术领域 中已知的适当的导体材料、或上述的任意组合；在其他实施例中，栅极115可包含位于一金 属层上方的一复晶硅层；在另外的其他实施例中，栅极115可具有一功函数金属层，而使其 作为一金属栅极的一 N型金属功函数或P型金属功函数。P型功函数材料的成分包含例 如钌、钯、钼、钴、镍、与导体性金属氧化物、及/或其他适当的材料。N型功函数材料的成 分包含例如铪、锆、钛、钽、铝、金属碳化物(例如碳化铪、碳化锆、碳化钛、碳化铝)、铝化物 (aluminides)、及/或其他适当的材料。
在某些实施例中，源/漏极区120a与12 可各包含一外延生长区，例如分别为外 延生长区121与126。外延生长区121可置于基底101的部分10 的上方，外延生长区121 与部分10 可具有一界面104。在某些实施例中，界面104的一中心区可与隔离区103a的 一表面106在实质上同一水平上；在其他实施例中，界面104的中心区可低于隔离区103a 的表面106 ；在另外的其他实施例中，界面104的中心区可与隔离区103a的表面106相隔 一距离“d”；在另外的其他实施例中，界面104的中心区可以是实质上平坦的。
在某些实施例中，外延生长区121与1 可具有掺杂物。在某些形成N型的鳍式 场效应晶体管的实施例中，外延生长区121与1 可具有掺杂物例如砷(As)、磷(P)、其他 V族元素、或上述的任意组合；在某些形成P型的鳍式场效应晶体管的实施例中，外延生长 区121与1 可具有掺杂物例如硼(B)、其他III族元素、或上述的任意组合。在某些实施 例中，外延生长区121与1 可具有一多层结构例如一双层或三层结构。例如一双层结构 可包含在一硅顶盖层下方的一硅锗层。
在某些实施例中，鳍式场效应晶体管10 与10 可包含置于外延生长区121与 126的上方的一硅化物结构(未绘示)。上述硅化物结构可包含的材料例如硅化镍(NiSi)、 硅化镍-钼(NiPtSi)、硅化镍-钼-锗(NiPtGeSi)、硅化镍-锗(NiGeSi)、硅化镱(YbSi)、 硅化钼(PtSi)、硅化铱(IrSi)、硅化铒(ErSi)、硅化钴(CoSi)、其他适当的材料、及/或上述的组合。
图2B是显示沿着图1所示的集成电路100的剖面线2B-2B的剖面图。在图2B中， 基底101可包含至少一个部分，例如部分102c与102d，鳍式沟道本体IlOa则可置于部分 102c的上方，鳍式沟道本体IlOa可具有一高度“h”。部分102c可置于隔离区103a与103b 之间，而部分102c可与部分102a(示于图2A)连接。在某些实施例中，鳍式沟道本体IlOa 与部分102c可具有相同材料，例如硅；在其他实施例中，鳍式沟道本体1 IOa与部分102c可 具有不同材料，例如分别为硅锗与硅。
图2C是显示沿着图1所示的集成电路100的剖面线2C-2C的剖面图。在图2C中， 外延生长区121与123可分别置于基底101的部分10 与10 上，而鳍式沟道本体IlOa 可置于基底101的部分102c上。如图所示，在某些实施例中，隔离结构103的界面104与 表面106可具有一距离“d”，鳍式沟道本体IlOa可具有一高度“h”。在某些实施例中，距离 “d”对于高度“h”的比值(d/h)可以是小于或等于大约10 ；在至少一实施例中，比值(d/h) 约为1。
请参考图2C，外延生长区121与123可对鳍式沟道本体IlOa提供一应力，例如压 应力或张应力。受到压缩化拉伸的鳍式沟道本体IlOa可对鳍式场效应晶体管10 提供所 需的电子迁移率或空穴迁移率。在提供一压应力的某些实施例中，鳍式沟道本体IlOa可具 有一硅材料，而外延生长区121与123可具有一硅锗材料。在提供一压应力的其他实施例 中，鳍式沟道本体IlOa及外延生长区121与123可具有一硅锗材料，其中外延生长区121 与123所具有的锗浓度可大于鳍式沟道本体IlOa的锗浓度。
在提供一张应力的某些实施例中，鳍式沟道本体IlOa可具有一硅材料，而外延生 长区121与123可具有一 SiC材料。在提供一张应力的其他实施例中，鳍式沟道本体IlOa 及外延生长区121与123可具有一 SiC材料，其中外延生长区121与123所具有的碳浓度 可大于鳍式沟道本体IlOa的碳浓度。
图3是显示某些实施例的一例示的鳍式场效应晶体管的应力与距离(d)的关系的 模拟结果的曲线图。在图3中，垂直的座标轴是代表作用于一鳍式沟道本体1的一应力，而 水平座标轴则代表距离“d”。在此模拟作业中，鳍式沟道本体IlOa所具有的高度“h”是约 40nm，并具有一硅材料。外延生长区121与123可具有锗浓度为36^01^0% (原子百分比) 的一硅锗材料。一外延硅层(未绘示)是形成于外延生长区121与123的每一个之上。曲 线A是代表以一先栅极工艺(gate-first process)来形成鳍式场效应晶体管10 ，曲线B 是代表以一后栅极工艺(gate-last process)来形成鳍式场效应晶体管10fe。
请再参考图3，在距离“d”为约0的某些实施例中，界面104的中央区是与隔离区 103a的表面106实质上在同一个水平，可对以一先栅极工艺与一后栅极工艺所形成的鳍式 沟道本体IlOa分别施加约-400Mpa与_700Mpa的应力。通过增加距离“d”，以一先栅极工 艺或一后栅极工艺所形成的鳍式场效应晶体管10 的鳍式沟道本体IlOa的应力值便增 加。在其他的实施例中，如果距离“d”实质上等于或大于高度“h”，施加于鳍式场效应晶体 管10 的鳍式沟道本体IlOa的应力值的增幅可变慢。如前所述，外延生长区121与123是 实质上未包含任何鳍式结构。外延生长区121与123的量可对鳍式场效应晶体管10 的 鳍式沟道本体IlOa提供一所需的应力。
图4是显示具有基底的一部分与隔离区的另一个例示的鳍式场效应晶体管的放大的剖面图。图4所示元件中与图2A所示元件相同者，是以图2A的元件符号在数值上加 上300来代表。在某些实施例中，一隔离区403a可具有一角落408，而隔离区403a的一表 面406是和隔离区403a与基底401的部分40 之间的一界面409在角落408处交叉。基 底401的部分40 具有一尖端411，而基底401的部分40 的一表面404是和隔离区403a 与基底401的部分40 之间的界面409在尖端411处交叉。角落408是实质上邻接于尖 端411。在某些实施例中，用以形成外延生长区421的一工艺可在一含氢的环境中的一重流 工艺。上述重流工艺可使表面404的中心部分变平坦。
我们发现若角落408是实质上邻接于尖端411，可从基底401的部分40 形成一 足够量的外延生长区421。外延生长区421的足够的量可对鳍式场效应晶体管的鳍式沟道 本体提供一应力。外延生长区421的量亦可减少源/漏极区的电阻。在某些实施例中，通 过一同步掺杂的工艺(in-situ doped process)而在外延生长区421添加掺杂物，可进一 步地减少源/漏极区的电阻。
图5A 图5D是一系列的沿着图1的剖面线2C-2C的剖面图，是显示图1所示的 鳍式场效应晶体管的一例示的形成方法。在图5A中，可以在基底101中及/或上方形成隔 离结构103，并可在基底101的上方形成一鳍状物135，鳍状物135可具有一高度“h”。可 以在鳍状物135的上方形成栅介电质130与栅极115。可以在栅极115的上方形成一硬掩 模层140。可形成一间隔物层107，其顺应性地位在鳍状物135、硬掩模层140、与栅极115 及栅介电质130的侧壁的上方。可通过包含例如沉积工艺、蚀刻工艺、清洁工艺、光刻工艺、 及/或上述的任意组合的多道工艺，来形成隔离结构103、栅介电质130、栅极115、间隔物层 107、鳍状物135、及/或硬掩模层140。
请参考图5B，可移除间隔物层107(绘示于图5A)的一些部分，以形成间隔物 107a 107d。间隔物107a与107b可形成于栅极115的侧壁上，而间隔物107c与107d可 形成于鳍状物135的侧壁上。在某些实施例中，间隔物107a与107b可覆盖栅极115，以避 免从栅极115的侧壁作外延生长所造成的一蘑菇效应(mushroom effect) 0可通过包含例 如沉积工艺、蚀刻工艺、清洁工艺、光刻工艺、及/或上述的任意组合的多道工艺，来形成隔 离结构103、栅介电质130、栅极115、间隔物107a与107b、鳍状物135、及/或硬掩模层140。
请参考图5C，一移除工艺145可移除鳍状物135的至少一部分，以暴露基底101 的部分10 的表面14 与基底101的部分10 的表面145b，并定义鳍式沟道本体110a。 移除工艺145亦可移除间隔物107c与107d。在某些实施例中，移除工艺145可实质上移 除鳍状物135的上述部分，而使暴露的表面14 的一中心区可实质上与隔离结构103的表 面106在同一水平面；在其他实施例中，移除工艺145可移除基底101的一部分，以使暴露 的表面14 的上述中心区可低于在隔离结构103的表面106。距离“d”可定义为暴露的表 面145a与隔离结构103的表面106之间的距离。距离“d”对于高度“h”的比值(d/h)可 小于或等于约10。在至少一实施例中，比值(d/h)可约为1。
在某些实施例中，前文所述与图5A 图5C相关的工艺步骤，可作为在基板101的 上方形成鳍式沟道本体110a、与在鳍式沟道本体IlOa的上方形成栅极115(图6所示的工 艺610与620)的工艺。在其他实施例中，工艺610可包含用以形成鳍式沟道本体IlOa的 一或多个的已知的半导体工艺步骤。在另外的其他实施例中，可节省前文所述与图5A 图 5C相关的一或多道的工艺步骤，以执行工艺610与620。
请参考图5D，可形成邻接于鳍式沟道本体IlOa的至少一源/漏极区，例如源/漏 极区120a与120b。在某些实施例中，源/漏极区120a与120b的形成可包含从基底101的 部分10 的暴露的表面14 与基底101的部分10 的暴露的表面145b，分别外延生长出 外延生长区121与123。在某些实施例中，外延生长区121与123可各具有一(100)刻面 (facet)ο
在某些实施例中，前文所述与图5A 图5D相关的工艺步骤，可作为形成邻接于上 述鳍式沟道本体的至少一源/漏极区的一工艺，其中上述至少一源/漏极区是实质上未包 含任何鳍式结构(图6中所示的工艺630)。
在某些实施例中，鳍式场效应晶体管10 的形成方法可包含在源/漏极区120a 与120b中注入掺杂物。对于形成N型沟道区的存储单元的实施例，源/漏极区120a与120b 可具有掺杂物例如砷(As)、磷(P)、其他V族元素、或上述的任意组合。
在其他实施例中，鳍式场效应晶体管10 的形成方法可包含在外延生长区121 与123的至少一部分沉积硅化金属，外延生长区121与123的硅化物可提供所需的传导 性。上述硅化物可包含的材料例如硅化镍(NiSi)、硅化镍-钼(NiPtSi)、硅化镍-钼-锗 (NiPtGeSi)、硅化镍-锗(NiGeSi)、硅化镱(YbSi)、硅化钼(PtSi)、硅化铱(IrSi)、硅化铒 (ErSi)、硅化钴(CoSi)、其他适当的材料、及/或上述的组合。用来产生上述硅化物的材料 可使用下列方法来进行沉积物理气相沉积法(physical vapor d印osition ;PVD)，例如溅 镀(sputtering)与蒸镀(evaporation)；镀膜法(plating)；化学气相沉积法(chemical vapor d印osition ;CVD)，例如等离子体增益化学气相沉积法(plasma enhanced chemical vapordeposition ;PECVD)、常Bi化学气才画沉禾只法(atmospheric pressure chemicalvapor deposition ;APCVD)、低压化学气相沉禾只法(low pressure chemical vapordeposition ； LPCVD)、高密度等离子体化学气相沉积法(high density plasmachemical vapor deposition ；HDPCVD)与原子级层化学气相沉积法(atomic layerchemical vapor deposition ；ALCVD)；其他适当的沉积工艺；及/或上述的组合。在沉积之后，可继续进行 硅化金属沉积工艺，而在较高的温度之下使被沉积的物质与上述掺杂区发生反应，而上述 温度的选择是根据所选用的特定材料而定，此步骤亦称之为退火，其可包含一快速热工艺 (Rapid ThermalProcess ；RTP)。上述已反应的硅化物可能需要单一步骤的快速热工艺或多 重步骤的快速热工艺。
在某些实施例中，鳍式场效应晶体管10 的形成方法可包含在每个外延生长区 121与123的上方形成一外延层(未绘示)，例如一硅外延层。在形成上述硅外延层之后， 上述方法可包含在上述外延层的至少一部分沉积硅化金属。我们发现从上述硅外延层形成 硅化物可以令人满意地减低上述硅化物的缺陷，而可以达成具有所需的传导性的硅化物。
在其他实施例中，鳍式场效应晶体管10 的形成方法可包含一蚀刻工艺(未绘 示)，以移除基底101的一部分。上述蚀刻工艺可包含例如一干蚀刻工艺、一湿蚀刻工艺、及 /或上述的组合。可以在前文所述与图5C相关的移除工艺145之后、及/或在前文所述与 图5D相关的形成外延生长区121与123的步骤之前，来执行上述蚀刻工艺。再某些实施例 中，在移除工艺145之后，隔离结构103的一上角落可能会高于基底101的部分10 的一 尖端。上述蚀刻工艺可移除基底101的一部分，而使隔离结构103的一上角落实质上邻接 于基底101的部分10 的一尖端，如前文所述与图4相关的部分。上述实质上在同一水平上的角落与尖端可以使得从已暴露的表面14 与14 ，分别形成令人满意的量的外延生 长区121与123。外延生长区121与123的令人满意的量，可对鳍式沟道本体IlOa提供所 需的应力。
在另外的其他实施例中，鳍式场效应晶体管10 的形成方法可包含使基底101的 已暴露的表面14 与14 重流(reflow)，以使基底101的已暴露的表面14 与14 的 中心区成为实质上平坦的。已暴露的表面14 与14 的实质上平坦的中心区，可以使得外 延生长区121与123令人满意地分别从已暴露的表面14 与14 形成。在某些实施例中， 可以在一含氢的环境中执行已暴露的表面14 与14 的重流，其工艺温度为约600°C 800°C、持续约30分钟。
在某些实施例中，可以在上述基底的上方形成至少一介电结构(未绘示)。上述 介电结构可包含材料例如氧化物、氮化物、氧氮化物、低介电常数介电材料、超低介电常数 介电材料(ultra low-k dielectric material)、或上述的任意组合。可通过例如一化学 气相沉积工艺、一高密度等离子体化学气相沉积工艺、一高纵深比填沟工艺(high aspect ratio process ；HARP)、其他的沉积工艺、及/或上述的任意组合。
在某些实施例中，可以在上述介电结构中形成接触插塞(contact plugs)、介层插 塞(via plugs)、金属区、及/或金属线，以作为内连线。上述接触插塞、介层插塞、金属区、 及/或金属线可包含材料例如钨、铝、铜、钛、钽、氮化钛、氮化钽、硅化镍、硅化钴、其他适当 地导体材料、及/或上述的组合。可通过任何适当的工艺来形成上述接触插塞、介层插塞、 金属区、及/或金属线，例如沉积、光亥IJ、与蚀刻工艺、及/或上述的组合。请注意前文所述 与图5A 图5D相关的方法仅为举例，其方法可以是一先栅极工艺或一后栅极工艺，但本发 明的范围并不限于此。
在某些实施例中，鳍式场效应晶体管10 及/或10 可在一封装体内形成，此封 装体可结构性与电性连接于一印刷线路板或一印刷电路板(printedcircuit board ；PCB)， 已形成一电子组装体。此电子组装体可以是例如计算机、无线通信装置、计算机相关周边设 备、娱乐器材、或同类装置等的一电子系统的一部分。
在某些实施例中，包含集成电路100的上述系统，可在一个集成电路中提供一整 套的系统，即是所谓的系统整合芯片(system on a chip ；S0C)装置或系统整合集成电路 (system on integrated circuit ；S0IC)装置。这些系统整合芯片装置可在单一的集成电 路中，提供用以发挥一移动电话、个人数字助理(personal data assistant ;PDA)、数字卡 式录放影机(digital VCR)、数字摄录象机(digital camcorder)、数字相机、MP3播放器、 或类似装置的功能所需的所有电路系统。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何本发明所 属技术领域中的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润 饰，因此本发明的保护范围当视随附的权利要求所界定的保护范围为准。1权利要求
1.一种鳍式场效应晶体管，包含一鳍式沟道本体，位于一基底的上方；一栅极，置于该鳍式沟道本体的上方；以及至少一源/漏极区，邻接于该鳍式沟道本体，上述至少一源/漏极区实质上未包含任何 鳍式结构。
2.如权利要求1所述的鳍式场效应晶体管，其中该基底具有位于一第一隔离区与一第 二隔离区之间的一部分，上述至少一源/漏极区具有一外延生长区，该外延生长区置于该 基底的该部分的上方。
3.如权利要求2所述的鳍式场效应晶体管，其中该外延生长区与该基底的该部分具有 一界面，且该界面的一中心区低于该第一隔离区的一表面，该界面的该中心区与该第一隔 离区的该表面的距离实质上等于该鳍式沟道本体的高度。
4.如权利要求3所述的鳍式场效应晶体管，其中该界面的该中心区是实质上平坦。
5.如权利要求2所述的鳍式场效应晶体管，其中该第一隔离区具有一角落，而该第一隔离区的该表面和该第一隔离区与该基底的该部 分之间的一界面在该角落处交叉；该基底的该部分具有一尖端，而该基底的该部分的一表面和该第一隔离区与该基底的 该部分之间的该界面在该尖端处交叉；以及该角落实质上邻接于该尖端。
6.一种鳍式场效应晶体管的形成方法，包含在一基底的上方形成一鳍式沟道本体；在该鳍式沟道本体的上方形成一栅极；以及形成至少一源/漏极区，其邻接于该鳍式沟道本体，上述至少一源/漏极区实质上未包 含任何鳍式结构。
7.如权利要求6所述的鳍式场效应晶体管的形成方法，其中该鳍式沟道本体的形成包含在该基底的上方形成一鳍状物；以及移除该鳍状物的至少一末端部分，以暴露出为一隔离结构所围绕的该基底的一部分的 一表面，并形成该鳍式沟道本体。
8.如权利要求7所述的鳍式场效应晶体管的形成方法，还包含移除该基底的一部分， 其中该基底的该部分的该暴露的表面的一中心区低于该隔离结构的一表面，其中该基底的 该暴露的表面的该中心区与该隔离结构的该表面之间的距离，实质上等于该鳍式沟道本体 的高度。
9.如权利要求7所述的鳍式场效应晶体管的形成方法，其中上述至少一源/漏极区的 形成包含从该基底的该部分的该暴露的表面外延生长上述至少一源/漏极区。
10.如权利要求9所述的鳍式场效应晶体管的形成方法，还包含在该外延生长区的上方形成一外延层；以及使至少该外延层硅化。
全文摘要
本发明提供一种鳍式场效应晶体管及其形成方法，该鳍式场效应晶体管在一基底的上方具有一鳍式沟道本体。一栅极置于上述鳍式沟道本体的上方。至少一源/漏极区邻接于上述鳍式沟道本体。上述至少一源/漏极区实质上未包含任何鳍式结构。本发明可使存储单元的尺寸缩减。
文档编号H01L21/336GK102034871SQ20101050183
公开日2011年4月27日 申请日期2010年9月30日 优先权日2009年10月1日
发明者万幸仁, 叶致锴, 赖理学, 郭紫微 申请人:台湾积体电路制造股份有限公司