专利名称：化合物半导体装置及其制造方法
技术领域：
本发明涉及具有由例如氮化物半导体的化合物半导体组成的通道层(channel layer)和电子供体层的化合物半导体装置及其制造方法。
背景技术：
AlGaN/GaN FET (场效应晶体管)是一种使用AlGaN/GaN异质结(氮化物半导体) 和GaN层作为通道层的化合物半导体装置，近年来已被大力开发，一般地如在日本公开专 利公布第2007-329483号、第2008-270521号和第2008-270794号，以及国际公布小册子第 W02007/108055号中所述。GaN的特征在于其宽带隙、高击穿场强和大饱和电子速率，并极 有希望用于组成能够高压工作并具有高输出的半导体的材料。出于这个原因，目前在有力 开发AlGaN/GaN FET，以获得下一代高效开关装置。
发明内容
用作电源的开关装置要求在所谓的常闭模式(normally-off mode)下工作。在此 模式下，当不施加电压时，没有电流流动。一般而言，由于压电效应，AlGaN/GaN FET趋向于增加通道中电子的数量。因此， 为了确保常闭模式工作，AlGaN/GaN FET有必要减少通道中的电子数量。已经讨论了使电子供体层变薄并采用栅极凹槽(gate recess)结构作为确保 AlGaN/GaN FET常闭操作的技术。栅极凹槽结构的特征在于，通过在电子供体层上稍后将形 成栅极的位置形成开口，并形成栅极以填充该开口，同时使该栅极的顶部从开口上突出。然而，随着电子供体层变薄，难以保证大电流工作和低导通电阻，这两者原本是 AlGaN/GaN FET的优点。因此，不适合采用这一对策。当采用栅极凹槽(gate-recess)结构时，如图1所示，通过干法蚀刻在通道层上电 子供体层上的稍后将形成栅极的位置处形成开口。因为通道层由GaN层组成，而电子供体 层由AlGaN层组成，因此干法蚀刻工艺中难以精确控制开口深度。此外，由图中圈C指示的 开口的底部因蚀刻而受损，其示出严重恶化的表面形态(产生表面不平)，足以掩饰所谓的 原子层台阶(atomic step)(晶体表面存在的原子层的高度差)。如果保持底面表面不平状 态，并在开口中形成栅极，其位于覆盖开口的内壁表面的栅极绝缘膜之间，此时电场会被大 量集中到突出部，从而显著影响栅极的击穿电压。如上所述，虽然AlGaN/GaN FET的栅极凹槽结构成功确保常闭工作，然而难以控制 电子供体层中形成的凹槽的深度，并可能由于在形成凹槽的工艺造成蚀刻损伤，导致电压 电阻的退化。在考虑过上述问题之后，想出本发明。本发明即使采用栅极凹槽结构来实现常闭 操作(normally-off operation)，也能够提供一种高度可靠的化合物半导体装置及其制造 方法，该化合物半导体装置能够稳定阈值电压(仅有小的变化)，并获得足够的击穿电压等 级。
本发明的一个方案提供了一种化合物半导体装置，包括通道层，其包含III-V族 氮化物半导体；在该通道层上形成的AlN层，其具有允许在其中露出通道层的第一开口 ；在 该AlN层上形成的电子供体层，该电子供体层具有允许通过第一开口在其中露出通道层的 第二开口，并包含III-V族氮化物半导体；和在通道层上形成的栅极，其填充第一开口和第
二开口。本发明的另一方案提供了一种制造化合物半导体装置的方法，包括形成包含 III-V族氮化物半导体的通道层；在该通道层上形成AlN层；在AlN层上形成包含III-V族 氮化物半导体的电子供体层；在电子供体层上形成第一开口，以便允许在其中露出AlN层； 通过第一开口在AlN层上形成第二开口，以便允许在其中露出通道层；并在通道层上形成 栅极，以便填充第一开口和第二开口。根据上述方案，即使采用栅极凹槽结构来实现常闭工作，也可获得一种非常可靠 的化合物半导体装置，该化合物半导体装置能够稳定阈值电压(变化小)，并获得足够的击 穿电压等级。
图1是解释栅极凹槽结构中的问题的示意性剖视图；图2A、图2B、图2C、图3A、图3B、图3C、图4A和图4B顺序示出根据第一实施方式 制造化合物半导体装置的方法的工艺的示意性剖视图；图5A和图5B示出在稍后将形成栅极的位置处蚀刻形成的开口的深度与阈值电压 之间的关系的研究结果；图6是示出AlGaN/GaN FET的施加电压与输出电流之间的关系的研究结果的特性 曲线；以及图7A、图7B、图7C、图8A、图8B、图8C、图9A和图9B顺序示出根据第二实施方式 制造化合物半导体装置的方法的工艺的示意性剖视图。
具体实施例方式以下将参考附图描述具体实施方式
。在以下实施方式中，由AlGaN/GaN FET来说 明化合物半导体装置，其构造将结合制造方法一起解释。注意，本发明的化合物半导体装置 不仅适用于AlGaN/GaN FET，而且还适用于其他III-V族氮化物半导体装置，例如InAIN、 InGaAlN等等组成的那些。第一实施方式图2A至图4B顺序示出根据第一实施方式制造化合物半导体装置的方法的工艺的 示意性剖视图。首先，如图2A所示，一般地在SiC基底1上顺序形成晶核形成层2、通道层3、中间 过渡层5、电子供体层4和盖(cap)结构7。在这个实施方式中，晶核形成层2有意地由无掺杂的AlN(i-AlN)层组成，通道层 3有意地由无掺杂的GaN(i-GaN)层组成，中间过渡层5由AlN层(在这种情况下为i_AlN 层)组成，以及电子供体层4有意地由无掺杂的AlGaN(i-AlGaN)层组成。可替换地，电子 供体层4也可以由n-AlGaN层组成。
盖结构7由第一 AlGaN层、第二 AlGaN层和第三AlGaN层按顺序堆叠组成。第二 AlGaN层的Al含量大于第一 AlGaN层和第三AlGaN层中的Al含量。在这个实施方式中，第一 AlGaN层和第三AlGaN层不含Al，第二 AlGaN层不含Ga。 更具体地，盖结构7由第一层7a、第二层7b和第三层7c按此顺序堆叠组成，其中第一层7a 由η型不纯的掺杂质GaN(Ii-GaN)层组成，第二层7b由i-ΑΙΝ层组成，第三层7c由n-GaN 层组成。在AlGaN/GaN FET中，在通道层3中邻近通道层3与电子供体层4 (或者直接在中 间过渡层5)之间的界面处形成二维电子气(2DEG)。在图2A以及随后的图中，2DEG将由虚 线表示。通过提供盖结构7，通道层3与电子供体层4之间的晶体变形增加，并因此引起压 电效应，足以增加2DEG。这样，可以减少AlGaN/GaN FET的工作电流(on-current)，并因此 确保在大电流下工作。在图2A中，更详细地，以下描述的多个单独的化合物半导体层，通过使用一般在 例如SiC基底1的基底上的晶体生长装置的MOVPE (金属有机化学气相外延法)生长。在这种情况下，单层i-AIN、i-GaN、i-ΑΙΝ、i-AlGaN、和 n-GaN/i-AlN/n-GaN 在 SiC 基底1上顺序堆叠，因此以堆叠方式形成晶核形成层2、通道层3、中间过渡层5、电子供体层 4和盖结构7。这里形成的晶核形成层2约为0. 1 μ m厚，通道层3约为3 μ m厚，中间过渡 层5约为2nm厚，以及电子供体层4约为20nm厚，电子供体层4上的成分AlxGai_xN(0 < X < 1) 一般地表示为Ala25Gaa 75N。在盖结构7中，这里形成的第一层7a约为2nm厚，第二层 7b约为2nm厚，以及第三层7c约为2nm厚。就上述i-AIN、i-GaN、i_AlGaN、和n_GaN层的生长条件而言，三甲基铝气、三甲基 镓气、氨气的混合气体被用作源气体，其中根据待生长的化合物半导体层的成分，可以适当 调整所述使用或不使用所述气体，并调整三甲基铝气(作为Al源)和三甲基镓气(作为Ga 源)的流速。作为公共源气体的氨气的流速在从IOOccm到IOLM左右的范围调整。生长压 力在从50托到300托左右的范围调整，以及生长温度在从1000°C到1200°C左右的范围调 整。当n-GaN层生长时，一般地作为η型杂质的、包含Si的SiH4气体一般地在预定速率添 加到源气体，因此将Si掺入GaN中。接下来，如图2Β所示，装置隔离结构6通过STI (浅沟槽隔离)工艺形成。更详细地，首先，在对应稍后形成的装置隔离结构的区域，在盖结构7上通过平版 印刷工艺形成具有开口的抗蚀剂掩膜，并使用含氮气体的干法蚀刻，通过开口形成隔离沟 槽6a，以便延伸通过盖结构7、给电子体4和中间过渡层5，进而从顶部尽量深地部分移除通
道层3。然后干法蚀刻中使用的抗蚀剂掩膜一般通过灰化(ashing)移除。接下来，绝缘材料，这里为二氧化硅，一般地通过CVD沉积在第三层7c上，以便填 充隔离沟槽6a。利用组成盖结构7的第三层7c的n-GaN与二氧化硅之间的抛光率的差异， 一般地通过CMP (化学机械抛光)移除留在第三层7c上的沉积的二氧化硅的一部分。这样， 形成填充隔离沟槽的装置隔离结构6。通过形成装置隔离结构6，在盖结构7上限定活性区 域。注意，可采用杂质离子植入装置隔离区域的技术来代替形成隔离沟槽6a和用绝缘材料填充沟槽，以便将盖结构7、电子供体层4和通道层3的部分转变为绝缘层。接下来，如图2C所示，形成源极8和漏极9。首先，在稍后将形成源极和漏极的部分形成凹槽8a、凹槽9a。更详细地，在相应稍后形成源极和漏极的区域具有开口的抗蚀剂掩膜通过平面印 刷工艺在盖结构7上形成，并通过使用含氯气体的干法蚀刻，通过开口形成凹槽8a、9a，以 便延伸穿过盖结构7、电子供体层4和中间过渡层5，进而从顶部尽量深地部分移除通道层 3(但是比2DEG的深度浅)。干法蚀刻的条件，一般地使用氯气作为蚀刻气体，包括流速30sCCm、压力2Pa和RF 输入功率20W。这个工艺中的蚀刻深度未具体限制，如果允许形成到达通道层3的预定深度 的凹槽8a、凹槽9a，则足够好。用于干法蚀刻的抗蚀剂掩膜一般地通过灰化移除。接下来，电极材料，这里一般地使用Ti/Al，通过真空喷镀工艺和升起(lift-off) 工艺形成，以便填充凹槽8a、9a，同时留下电极材料的顶部伸出凹槽8a、凹槽9a。然后SiC 基底1 一般在550°C左右退火。这样，源极8和漏极9作为一对欧姆电极形成。 接下来，如图3A所示，通过使用中间过渡层5作为蚀刻阻挡件的干法蚀刻，在稍后 将形成栅极的部分形成第一开口 11a。更详细地，在对应稍后形成的栅极的区域，在盖结构7上通过平面印刷工艺形成 具有开口的抗蚀剂掩膜，并且通过该开口把稍后将形成栅极的一部分通过使用含氯气体的 干法蚀刻而移除，其中使用中间过渡层5作为蚀刻阻挡件。通过这些工艺，形成延伸通过盖 结构7和电子供体层4，并允许其中露出中间过渡层5的表面的一部分的开口 11a。优选在 相对较低的蚀刻率下进行蚀刻。然后干法蚀刻中使用的抗蚀剂掩膜一般地通过灰化移除。通过使用中间过渡层5作为蚀刻阻挡件，精确形成深达26nm左右的开口 11a，这对 应于盖结构7和电子供体层4的总厚度，并由此以可靠方式控制AlGaN/GaN FET中的阈值 电压和电流。接下来，如图3B所示，通过湿法蚀刻，在中间过渡层5与开口 Ila位置对齐的部分 形成开口 lib。更详细地，中间过渡层5暴露给开口 Ila的底部的一部分通过使用热磷酸溶液的 湿法蚀刻被移除。这样，在中间过渡层5形成开口 11b，以便允许其中通过开口 Ila露出通 道层3的表面的一部分。形成开口 Ila和开口 11b，以便彼此相通，进而整体呈现开口 11。在使用热磷酸溶液的湿法蚀刻中，组成中间过渡层5的AlN可确保相对于GaN组 成的通道层3的大的蚀刻选择性。因此，只有在开口 Ila的底面所露出的中间过渡层5的 部分被蚀刻移除，而不蚀刻通道层3，并因此在中间过渡层5形成开口 lib。开口 lib中露 出的通道层3的表面示出未被蚀刻损伤的优异的表面形态，并且由通道层3上优异的平滑 度可观察到原子层台阶(atomic layer steps)。中间过渡层5不仅用作形成如上所述的开口 11的工艺中的蚀刻阻挡件，而且还示 出抑制通道附近的合金散射(alloy scattering)的操作。对于通道层3与电子供体层4之间不设置中间过渡层5的情况(如在传统的常闭 AlGaN/GaN FET中)，组成电子供体层4的AlGaN不可避免地留在通道附近。AlGaN的结构基于三元体系，并因此认为结晶性不优异。出于这个原因，通道附近会发生合金散射这样的 结构问题，足以使AlGaN/GaNFET中的载流子迁移率变差。相比之下，在通道层3与电子供体层4之间提供中间过渡层5确保在通道附近处 存在组成中间过渡层5的A1N。AlN的结构基于二元体系，并因此具有比三元体系更好的结 晶性。因此，抑制通道附近的合金散射，并因此大程度的改善载流子迁移率。因此从以上讨论得出，为此使用AlN(i-AlN)作为材料，在通道层3与电子供体层 4之间形成中间过渡层5，并使用中间过渡层5作为形成开口 11的工艺中的蚀刻阻挡件，给 出了获得稍后露出的通道层3的优异表面平滑度和通过抑制合金散射来获得高载流子迁 移率的最佳方式。为了抑制合金散射进而由此改善载流子迁移率，优选形成具有Inm至2nm左右厚 度的中间过渡层。另一方面，为了使用中间过渡层5作为蚀刻阻挡件，厚度优选被调整到 2nm左右。考虑到这两个目的，优选在约从Inm至2nm (如上所述，在这个实施方式中大约 2nm)的范围调整中间过渡层5。接下来，如图3C所示，形成栅极绝缘膜12。更详细地，例如Ta2O5被CVD (化学气相沉积)或ALD (原子层沉积)在盖结构7上 沉积约5nm至IOOnm的厚度，这里一般地在20nm左右，以便覆盖开口 11的内壁表面。可替 换地，除了 Ta2O5，还有A1203、HfO2等等也可被用作组成栅极绝缘膜的材料。在这个实施方式中，当可替换地供应金属元素源气体和氧元素源气体作为源材料 时，沉积绝缘材料。对于沉积Ta2O5的示意性情况，Ta(NtBu) (NEt2)3(TBTDET)被用作金属元 素源，而H2O或O2被用作氧元素源。这样，在开口 11的内壁表面上形成栅极绝缘膜12，以 具有均一厚度(例如，以便底部表面上的最厚部分与侧面上的最薄部分之间的厚度差被调 整到5%或者更小)。因为栅极绝缘膜12直接覆盖具有如上所述优异表面平滑度的开口 11的底部表 面，使得栅极绝缘膜12本身也具有优异的表面平滑度。组成开口 11的底部的通道层3的 表面被确认即使在覆盖有栅极绝缘膜12的状态下也示出原子层台阶，这足以证明在被覆 盖之前已经获得了平滑度。如从以上理解的，栅极绝缘膜12确保优异的击穿电压等级，同时形成均一的厚 度，并确保无变化(variation-free)的晶体管特性，同时在开口 11的底部形成高平滑度水 平(这限定栅极深度)。接下来，如图4A、4B所示，形成栅极13。更详细地，首先如图4A所示，通过旋涂分别形成下抗蚀层14(例如，来自USA的 MicroChem公司，商标为PMGI)和上抗蚀层15(例如，Sumitomo Chemicl有限公司，商标为 PFI32-A8)。然后通过紫外线照射，在上抗蚀层15形成具有大约0.8 μ m直径的开口 15a。接下来，通过使用碱性显影溶液的湿法蚀刻来蚀刻下抗蚀层14，同时使用上抗蚀 层15作为掩膜。通过蚀刻，在下抗蚀层14形成大于开口 15a的开口 14a，以便给出图中示 出的屋檐形(penthouse-like)结构。然后，通过真空喷镀在开口 15a、开口 14a的整个表面上形成栅极形成金属层(Ni 约IOnm厚/Au 约300nm厚)，同时使用上抗蚀层15和下抗蚀层14作为掩膜。注意，为了 简便说明，抗蚀层15上沉积的栅极形成金属层的一部分未在这里示出。
此后，如图4B所示，使用热有机溶剂移除下抗蚀层14和上抗蚀层15，连同栅极形 成金属层沉积在上抗蚀层15上的部分。这样，形成由Ni/Au组成的栅极13，以便填充开口 11，同时绝缘膜12位于开口 11与栅极13之间。AlGaN/GaN FET通过进行包括形成绝缘隔层并互相连接而进一步完善。基于与具有栅极凹槽结构的传统AlGaN/GaN FET的测试比较，下面将解释AlGaN/ GaN FET的这个实施方式的各种效果。与本实施方式比较的具有栅极凹槽结构的AlGaN/GaN FET被配置为具有通过填充开口、在AlGaN电子供体层形成栅极，电极材料初始不构成中间 过渡层。如此配置的传统AlGaN/GaN FET现在指明为样本1，而本发明的AlGaN/GaN FET指 明为样本2。在图5A、5B中示出在稍后将形成电极的位置处，通过蚀刻形成的开口的深度与阈 值电压之间关系的研究结果。图5A是特性曲线，图5B是总结图5A中表现的结果的表格。由于没有中间过渡层，发现样本1示出其中所形成的开口的深度变化大。在这种 情况下，发现深度的变化(所形成的最深的开口与所形成的最浅的开口之间的深度差)为 3nm。相应地，还发现阈值电压变化。发现阈值电压的变化(具有形成最深的开口与形成最 浅的开口的AlGaN/GaN FET之间的阈值电压差)为IV。相比之下，由于中间过渡层5起蚀刻阻挡层的作用，所以样本2中形成具有几乎 恒定的深度、没有变化的开口(这里由开口 Ila表示)。在这种情况下，发现深度的变化为 0. 2nm。因此，还发现阈值电压几乎没有显示出变化，只有0. 06V的阈值电压变化。AlGaN/GaN FET的施加电压与输出电流之间关系的研究结果在图6中不出。发现样本1示出，施加电压在70V左右时输出电流明显增加，这证明击穿电压在 70V左右。相比之下，发现样本2在施加电压直到300V左右时电流值几乎恒定，并在施加电 压为大约320V或更高时电流值略微增加。从这些结果发现击穿电压在300V或更高(至少 300V)。这样，与传统AlGaN/GaN FET相比，这个实施方式的AlGaN/GaN FET被确认更稳定 地示出恒定阈值，并确保更高的击穿电压。还确认这个实施方式的AlGaN/GaN FET具有远 高于传统AlGaN/GaN FET的击穿电压，并确保稳定工作。如以上解释的，根据这个实施方式，当采用栅极凹槽结构来实现常闭工作时，获得 能够稳定小变化的阈值电压并获得足够的击穿电压等级的高度可靠的化合物半导体装置。第二实施方式类似于第一实施方式，本发明将披露具有不同于第一实施方式中的栅极尺寸的化 合物半导体装置。图7A至图9B顺序示出根据第二实施方式制造化合物半导体装置的方法的工艺的 示意性剖视图。注意，类似于第一实施方式的组成部分的所有组成部分将给予相同的附图 标记，并将不再重复赘述。在这个实施方式中，进行类似于参考图2A、2B的第一实施方式中解释的那些工 艺，以获得图7A中示出的状态，其类似于图2B。接下来，类似于参考图3A的第一实施方式中描述的，使用中间过渡层5作为蚀刻 阻挡件，通过于法蚀刻在稍后将形成栅极的位置处形成第一开口 11a。
通过使用中间过渡层5作为蚀刻阻挡件，精确形成深达26nm左右的开口 1 la，这相 应于盖结构7与电子供体层4的总厚度，并因此以可靠的方式控制AlGaN/GaN FET中的阈 值电压和电流。然后，如图7C所示，类似参考图3B的第一实施方式描述的，通过湿法蚀刻，在中间 过渡层5与开口 Ila位置对齐的部分形成开口 lib。形成开口 Ila和开口 11b，以便彼此相 通，进而整体呈现开口 11。在使用热磷酸溶液的湿法蚀刻中，组成中间过渡层5的AlN可确保相对于GaN组 成的通道层3的大的蚀刻选择性。因此，只有在开口 Ila的底部所露出的中间过渡层5的 部分被蚀刻移除，而不蚀刻通道层3，并因此在中间过渡层5形成开口 lib。开口 lib中露 出的通道层3的表面示出未被蚀刻损伤的优异的表面形态，并且通道层3上优异的平滑度 可观察原子层台阶。为此使用AlN(i-AlN)作为材料，在通道层3与电子供体层4之间形成中间过渡层 5，并使用中间过渡层5作为形成开口 11的工艺中的蚀刻阻挡件，给出了获得稍后露出的通 道层3的优异表面平滑度和通过抑制合金散射获得高载流子迁移率的最佳方式。接下来，如图8A所示，类似于参考图3C的描述形成栅极绝缘膜12。在开口 11的内壁表面上形成栅极绝缘膜12，以具有均一厚度(例如，以便底部表 面上的最厚部分与侧面上的最薄部分之间的厚度差被调整到5%或者更小)。因为栅极绝缘膜12直接覆盖具有如上所述优异的表面平滑度的开口 11的底部表 面，使得栅极绝缘膜12本身也具有优异的表面平滑度。组成开口 11的底部的通道层3的 表面被确认即使在覆盖有栅极绝缘膜12的状态也示出原子层台阶，足以证明在被覆盖之 前已经获得了平滑度。如从以上理解的，栅极绝缘膜12确保优异的击穿电压等级，同时形成均一的厚 度，并确保无变化的晶体管特性，同时在开口 11的底部形成高平滑度水平(这限定栅极深 度)。接下来如图8B、图8C所示，形成栅极21。详细地，首先如图8B所示，通过旋涂涂布正电子束固化抗蚀层(ΖΕ0Ν公司，商标 ZEP520-A17)，进而形成细栅极-形成-抗蚀层22，厚达300nm左右，并在180°C退火5分钟。接下来，通过旋涂涂布碱性可溶树脂(USA的MicroChem公司的商标PMGI)，深达 500nm左右，由此形成下抗蚀层23，并在180°C退火3分钟。接下来，在下抗蚀层23上，通过旋涂涂布正电子束固化抗蚀层(ΖΕ0Ν公司的商标 ZEP520-A17)，以形成上抗蚀层22，深达200nm左右，然后在180°C退火2分钟。接下来，通过电子束光刻，上抗蚀层24、下抗蚀层23和细栅极-形成-抗蚀 层22形成图案。通过这个工艺，在细栅极-形成-抗蚀层22形成窄口 22a，具有锤柄式 (hammer-handle-like)横截面的栅极的一部分稍后将通过窄口 22a形成，并在下抗蚀层23 和上抗蚀层24分别形成宽口 23a、24a，具有锤头式(hammer-head-like)横截面的栅极的一 部分稍后将通过宽口 23a、24a形成。接下来，栅极形成金属层(Ni 约IOnm厚/Au 约300nm厚)通过真空喷镀沉积在 包括开口 24a、23a、22a的内部的整个表面上，使用上抗蚀层24、下抗蚀层23和细栅极-形 成_抗蚀层22作为掩膜。注意，为了简便说明，上抗蚀层24上沉积的栅极形成金属层的一部分未在这里示出。此后，如图8C所示，使用热有机溶剂来移除上抗蚀层24、下抗蚀层23和细栅极形 成(fine-gate-forming)抗蚀层22，连同栅极形成金属层在上抗蚀层24上沉积的一部分。 这样，形成由Ni/Au组成、具有蘑菇形的栅极21，以便填充开口 11。同时绝缘膜12位于开 口与栅极之间，并使得栅极21从开口 11的边缘之上突出，示出整个锤头式的横截面。通过形成具有蘑菇形、特征为较大直径的头(盖)和较小直径的底部(柄)的栅 极21，可获得电子特性优异的AlGaN/GaN FET。接下来，如图9A所示，在稍后将形成源极和漏极的位置处形成凹槽25a、26a。更详细地，在对应稍后形成源极和漏极的区域具有开口的抗蚀层掩膜通过平面 印刷工艺在盖结构7上形成，并通过使用含氯气体的通过开口的干法蚀刻，形成凹槽25a、 26a,以便延伸通过盖结构7、电子供体层4和中间过渡层5，从顶部尽量深地部分移除通道 层3(但是到比2DEG浅的深度)。在这个实施方式中，凹槽25a、26a的一侧(栅极21侧) 以相对于栅极21自对准的方式蚀刻，不使用抗蚀层掩膜。一般地使用氯气作为蚀刻气体的干法蚀刻的条件包括流速30sCCm、压力2Pa和RF 输出功率20W。这个工艺中的蚀刻深度未具体限制，如果允许形成到达通道层3的预定深度 的凹槽25a、26a，则足够好。用于干法蚀刻的抗蚀层掩膜一般地通过灰化移除。接下来，如图9B所示，形成源极25和漏极26。更详细地，电极材料，这里一般地使用Ti/Al，通过真空喷镀工艺和升起工艺形成， 以便填充凹槽25a、26a，同时留下电极材料的顶部伸出凹槽25a、26a。然后SiC基底1 一般 地在550°C左右退火。这样，源极25和漏极26作为一对欧姆电极形成。在这个实施方式中，稍后将形成源极25和漏极26的凹槽25a、26a的部分以自对 准的方式形成。在这个工艺中，源极25和漏极26之间的距离由栅极21的头(蘑菇形盖) 的宽度确定。因为该距离相对较短，使得这里可获得的AlGaN/GaN FET能够高速工作。另 一方面，由于以自对准的方式形成源极25和漏极26，而遇到击穿电压退化。然而，在这个 实施方式中，i-GaN层组成的中间过渡层5沉积在通道层3与电子供体层4之间，而栅极绝 缘膜12以均一、平滑的方式形成。由于该构造，击穿电压被大大地改善。因此，相对于大程 度的改善，归因于自对准形成的源极25和栅极26的击穿电压的退化可忽略，并因此不成问 题。此后，通过进行包括形成绝缘隔层和相互连接的工艺，进一步完善AlGaN/GaN FET。如以上已经解释的，根据这个实施方式，当采用栅极凹槽结构来实现常闭工作时， 获得高度可靠的AlGaN/GaN FET,该AlGaN/GaN FET能够稳定阈值电压(变化小)、获得足 够的击穿电压等级并确保高速工作。这里引用的所有的示例和条件语言旨在用于教学目的，以帮助读者理解发明者为 推进技术所贡献的发明和构思，并应解释为不限于这样具体引用的示例和条件，也不限于 说明书中涉及示出本发明的优越性和劣势的这样的示例的组织。虽然已经详细描述了本发 明的实施方式，但是应理解本发明可进行各种改变、替代和修改，而不背离本发明的精神和 范围。
权利要求
1.一种化合物半导体装置，包括通道层，其包含III-V族氮化物半导体；在所述通道层上形成的AlN层，其具有允许在其中露出所述通道层的第一开口 ； 在所述AlN层上形成的电子供体层，所述电子供体层具有允许通过所述第一开口在其 中露出所述通道层的第二开口，并包含III-V族氮化物半导体；和在所述通道层上形成的栅极，以填充所述第一开口和所述第二开口。
2.根据权利要求1所述的化合物半导体装置，其中所述栅极填充所述第二开口，且至 少覆盖所述第一开口和所述第二开口的内壁表面的栅极绝缘膜置于所述栅极和所述第二 开口之间。
3.根据权利要求1所述的化合物半导体装置，还包括在所述通道层上堆叠的第一 AlGaN层、第二 AlGaN层和第三AlGaN层，其中所述第二 AWaN层的Al含量大于所述第一 AWaN层和所述第三AlGaN层中的Al含量。
4.根据权利要求1所述的化合物半导体装置，其中形成具有等于或大于Inm并等于或小于2nm的厚度的所述AlN层。
5.根据权利要求1所述的化合物半导体装置，其中使所述栅极从所述通道层上突出的部分的宽度比填充所述第一开口和所述第二 开口的部分的宽度大，以得到锤头形的横截面。
6.一种制造化合物半导体装置的方法，包括 形成包含III-V族氮化物半导体的通道层； 在所述通道层上形成AlN层；在所述AlN层上形成包含III-V族氮化物半导体的电子供体层； 在所述电子供体层形成第一开口，以允许其中露出AlN层； 通过所述第一开口在所述AlN层形成的第二开口，以允许其中露出所述通道层；和 在所述通道层上形成栅极，以填充所述第一开口和所述第二开口。
7.根据权利要求6所述的制造化合物半导体装置的方法， 其中通过干法蚀刻在所述电子供体层形成所述第一开口，和 通过湿法蚀刻在所述AlN层形成所述第二开口。
8.根据权利要求7所述的制造化合物半导体装置的方法， 其中通过使用磷酸溶液的湿法蚀刻形成所述第二开口。
9.根据权利要求6所述的制造化合物半导体装置的方法，还包括 形成栅极绝缘膜，以至少覆盖所述第一开口和所述第二开口的内壁表面；其中形成所述栅极，以填充所述第一开口和所述第二开口，同时所述栅极绝缘膜置于 所述第一开口、所述第二开口与所述栅极之间。
10.根据权利要求9所述的制造化合物半导体装置的方法， 其中通过PE-CVD工艺或ALD工艺形成所述栅极绝缘膜。
11.根据权利要求6所述的制造化合物半导体装置的方法，还包括 在所述通道层上叠置第一 AlGaN层、第二 AlGaN层和第三AlGaN层；其中所述第二 AWaN层的Al含量大于所述第一 AWaN层和所述第三AlGaN层中的Al含量。
12.根据权利要求6所述的制造化合物半导体装置的方法，其中形成具有大于等于Inm 且小于等于2nm的厚度的AlN层。
13.根据权利要求6所述的制造化合物半导体装置的方法，其中使所述栅极伸出所述通道层之上的部分的宽度比填充所述第一开口和所述第二 开口的部分的宽度大，以得到锤头形横截面。
全文摘要
本发明涉及具有由氮化物半导体的化合物半导体组成的通道层和电子供体层的化合物半导体装置及其制造方法。在通道层和电子供体层之间形成由i-AlN组成的中间过渡层，当使用中间过渡层作为蚀刻阻挡件时，在电子供体层稍后将形成栅极的位置处形成第一开口，通过使用热磷酸溶液的湿法蚀刻，在中间过渡层形成第二开口，以便与第一开口位置对齐，并形成栅极，使得栅极的下部填充第一开口和第二开口，同时栅极绝缘膜置于第一开口、第二开口与栅极之间，并使得栅极的头部伸出盖结构之上。
文档编号H01L29/06GK102034859SQ201010501758
公开日2011年4月27日 申请日期2010年9月30日 优先权日2009年10月2日
发明者吉川俊英, 金村雅仁 申请人:富士通株式会社