基于晶体管组的全波整流电路的制作方法
【技术领域】
[0001]本实用新型涉及一种整流电路，具体是一种基于晶体管组的全波整流电路。
【背景技术】
[0002]在信号检测中，经常遇到对交流小信号进行全波整流变换的问题，通常电路采用二极管作为整流元件。由于二极管本身非线性特点，需要一定的偏置电压(0.2V?0.7V)才能工作，存在死区。对于小于0.2V的交流信号则无法完成整流变换工作。
【发明内容】
[0003]本实用新型的目的在于提供一种不会产生压降，电压输出稳定，整体变换精度高的基于晶体管组的全波整流电路，以解决上述【背景技术】中提出的问题。
[0004]为实现上述目的，本实用新型提供如下技术方案:
[0005]—种基于晶体管组的全波整流电路，包括晶体管组电路、同相输入放大器和反相输入放大器；所述晶体管组电路包括晶体管M1、晶体管M2、晶体管M3和晶体管M4，其中，晶体管Ml的漏极连接到VIN正端口，晶体管Ml的源极连接到晶体管M2的漏极与电阻R6的左端；所述晶体管M2的源极连接到VIN负端口，晶体管M3的源极连接到VIN正端口，晶体管M3的漏极连接到晶体管M4的源极、电阻R1的左端，且电阻R1的左端同时连接电阻R3的左端；所述晶体管M4的漏极连接到VIN负端口，晶体管M3的栅极连接到晶体管Ml的栅极，晶体管M4的栅极连接到晶体管M2的栅极，晶体管Ml、晶体管M3的栅极连接至VIN负端口，晶体管M2、晶体管M4的栅极连接至VIN正端口 ；所述同相输入放大器的结构为电阻R1的右端与运算放大器A1的同相输入端连接，运算放大器A1的反相输入端与运算放大器A1的输出端连接，且运算放大器A1的输出端通过电阻R2连接V0UT正端口 ；所述反相输入放大器的具体结构为电阻R3的右端与运算放大器A2的反相输入端连接，运算放大器A2的反相输入端经电阻R4与运算放大器A2的输出端连接，且运算放大器A2的输出端通过电阻R5连接V0UT正端口，且运算放大器A2的同相输入端连接电阻R6的右端，且运算放大器A2的同相输入端连接V0UT负端口，运算放大器A2的同相输入端同时接地。
[0006]进一步的:所述晶体管组输出电压为Ui。
[0007]进一步的:所述V0UT正端口、V0UT负端口之间的输出电压为Uo。
[0008]进一步的:所述同相输入放大器输出电压为U1。
[0009]进一步的:所述反相输入放大器输出电压为U2。
[0010]与现有技术相比，本实用新型不会产生压降问题，产生与输入电压类似的输出电压，且当输出电压过高时，可以通过控制晶体管的电阻值来降低输出电压，以维持一稳定的输出电压，且整体变换精度高，采用全线性电路，最小整流电压可低到0.0lVo
【附图说明】
[0011]图1为基于晶体管组的全波整流电路的结构示意图。
[0012]图2为基于晶体管组的电路中电压输入-输出示意图。
【具体实施方式】
[0013]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0014]请参阅图1?2，本实用新型实施例中，一种基于晶体管组的全波整流电路，包括晶体管组电路、同相输入放大器和反相输入放大器；所述晶体管组电路包括晶体管M1、晶体管M2、晶体管M3和晶体管M4，其中，晶体管Ml的漏极连接到VIN正端口，晶体管Ml的源极连接到晶体管M2的漏极与电阻R6的左端；所述晶体管M2的源极连接到VIN负端口，晶体管M3的源极连接到VIN正端口，晶体管M3的漏极连接到晶体管M4的源极、电阻R1的左端，且电阻R1的左端同时连接电阻R3的左端；所述晶体管M4的漏极连接到VIN负端口，晶体管M3的栅极连接到晶体管Ml的栅极，晶体管M4的栅极连接到晶体管M2的栅极，晶体管Ml、晶体管M3的栅极连接至VIN负端口，晶体管M2、晶体管M4的栅极连接至VIN正端口 ；所述电阻R1左端、电阻R6左端的电压为晶体管组输出电压Ui ;工作中，晶体管组电路上，当输入电压VIN的极性正确时(亦即晶体管组电路连接到电源上时没有反接，VIN正端口为高电压、VIN负端口为低电压)，晶体管M2与晶体管M3会导通，而晶体管Ml及晶体管M4则不会导通，因此，电阻R1左端口的电压会与VIN正端口相同，而电阻R6左端口的电压则会与VIN负端口相同，亦即晶体管组输出电压Ui很接近输入电压VIN，而不会产生压降问题，当输入电压VIN的极性不正确(相反)时(亦即晶体管组电路连接到电源上时极性接反了，VIN正端口为低电压、VIN负端口为高电压)，晶体管Ml与晶体管M4会导通，而晶体管M2及晶体管M3则不会导通，因此，电阻R1左端口的电压会与VIN负端口相同，而电阻R6的电压则会与VIN正端口相同，亦即晶体管组输出电压Ui的极性仍然是正确的，且其电压会很接近输入电压VIN，也不会产生压降问题；所述同相输入放大器的结构为电阻R1的右端与运算放大器A1的同相输入端连接，运算放大器A1的反相输入端与运算放大器A1的输出端连接，且运算放大器A1的输出端通过电阻R2连接V0UT正端口 ；所述反相输入放大器的具体结构为电阻R3的右端与运算放大器A2的反相输入端连接，运算放大器A2的反相输入端经电阻R4与运算放大器A2的输出端连接，且运算放大器A2的输出端通过电阻R5连接V0UT正端口，且运算放大器A2的同相输入端连接电阻R6的右端，且运算放大器A2的同相输入端连接V0UT负端口，运算放大器A2的同相输入端同时接地；所述V0UT正端口、V0UT负端口之间的输出电压为Uo ;所述同相输入放大器(或电压跟随器)，其输出电压为U1 ;所述反相输入放大器，其输出电压为U2 ;工作中，根据电压叠加原理输出电压U1、输出电压U2分别通过电阻R2、电阻R5叠加获得输出电压Uo，如果，电阻R2阻值等于电阻R5，则Uo =U1+U2;当输入信号在TO?T1时，Ui彡0，运算放大器A1的输出电压UI =Ui，而运算放大器A2的输出电压U2 = 0，Uo = U1 ;当输入信号在T1?T2时，Ui ( 0，运算放大器A1的输出电压U1 = 0，电阻R3阻值等于R4，则运算放大器A2的输出电压U2 = -Ui, Uo = U2 ;本实用新型整体变换精度高，采用全线性电路，且最小整流电压可低到0.0lVo
[0015]对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
[0016]此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
【主权项】
1.一种基于晶体管组的全波整流电路，包括晶体管组电路、同相输入放大器和反相输入放大器；其特征在于，所述晶体管组电路包括晶体管M1、晶体管M2、晶体管M3和晶体管M4，其中，晶体管Ml的漏极连接到VIN正端口，晶体管Ml的源极连接到晶体管M2的漏极与电阻R6的左端；所述晶体管M2的源极连接到VIN负端口，晶体管M3的源极连接到VIN正端口，晶体管M3的漏极连接到晶体管M4的源极、电阻R1的左端，且电阻R1的左端同时连接电阻R3的左端；所述晶体管M4的漏极连接到VIN负端口，晶体管M3的栅极连接到晶体管Ml的栅极，晶体管M4的栅极连接到晶体管M2的栅极，晶体管Ml、晶体管M3的栅极连接至VIN负端口，晶体管M2、晶体管M4的栅极连接至VIN正端口 ；所述同相输入放大器的结构为电阻R1的右端与运算放大器A1的同相输入端连接，运算放大器A1的反相输入端与运算放大器A1的输出端连接，且运算放大器A1的输出端通过电阻R2连接VOUT正端口 ；所述反相输入放大器的具体结构为电阻R3的右端与运算放大器A2的反相输入端连接，运算放大器A2的反相输入端经电阻R4与运算放大器A2的输出端连接，且运算放大器A2的输出端通过电阻R5连接VOUT正端口，且运算放大器A2的同相输入端连接电阻R6的右端，且运算放大器A2的同相输入端连接VOUT负端口，运算放大器A2的同相输入端同时接地。2.根据权利要求1所述的基于晶体管组的全波整流电路，其特征在于，所述晶体管组输出电压为Ui。3.根据权利要求1所述的基于晶体管组的全波整流电路，其特征在于，所述VOUT正端口、VOUT负端口之间的输出电压为Uo。4.根据权利要求1所述的基于晶体管组的全波整流电路，其特征在于，所述同相输入放大器输出电压为U1。5.根据权利要求1所述的基于晶体管组的全波整流电路，其特征在于，所述反相输入放大器输出电压为U2。
【专利摘要】本实用新型公开了一种基于晶体管组的全波整流电路，包括晶体管组电路、同相输入放大器和反相输入放大器；所述晶体管组电路包括晶体管M1、晶体管M2、晶体管M3和晶体管M4，其中，晶体管Ml的漏极连接到VIN正端口，晶体管Ml的源极连接到晶体管M2的漏极与电阻R6的左端；所述晶体管M2的源极连接到VIN负端口，晶体管M3的源极连接到VIN正端口，晶体管M3的漏极连接到晶体管M4的源极、电阻R1的左端,且电阻R1的左端同时连接电阻R3的左端；本实用新型不会产生压降问题，产生与输入电压类似的输出电压，且当输出电压过高时，可以通过控制晶体管的电阻值来降低输出电压，稳定输出电压，且整体变换精度高，最小整流电压可低到0.01V。
【IPC分类】H02M7/217
【公开号】CN205051596
【申请号】CN201520633624
【发明人】渠文姗
【申请人】宿迁淮海科技服务有限公司
【公开日】2016年2月24日
【申请日】2015年8月21日