Vref的电压值Vref2作为Comp端电压的下错位值。
[0029] 图2中，比较器U2、电流源11和M0S管Μ1构成了Comp端的下错位电路，在系统启动 时，Comp端电压为0V，比较器U2输出高电平，M0S管Ml导通，电流II对Comp端快速充电，当 Co琴端电压达至IjVref2时，比较器U2输出Co琴Ok为高电平，系统开始控制功率管的开启与关 断。由此可W得出，功率管的首次开启时间为：
[0030]
(2)
[0031] 在实际生产中，由于工艺制造的偏差，电压跟随器U3及比较器U2分别存在误差 Vof f setl和Vof f set2，贝功率管的首次开启时间为： W创
《3)
[0033] 采用上述传统方式设计的电压跟随器及比较器，耗费面积较大，成本较高，误差较 大;在设计中为了实现软启动，首次开启时间不应过大，则设置的Vref2与Vref3差值较小，一般 为30mV到50mV，而一般工艺生产中，Voffsetl和VDffset2均会达到20mV左右，则Voffsetl和VDffset2 会对首次的开启时间造成较大的影响，不能保证精准的首次开启时间。
[0034] 为此，参见图3所示，本实用新型提供的一种错位电路，其包括Ξ极管91、Ξ极管 Q2、Ξ极管Q3、Ξ极管Q4、M0S管Ml、M0S管M3、M0S管Μ4、电流源11、电流源13、电流源14、电流 源15、电流源16，Ξ极管Q2的基极分别连接电流源13的负极、Ξ极管Q1的发射极，Ξ极管Q2 的集电极分别连接M0S管M3的漏极、M0S管M3的栅极、M0S管M4的栅极，Ξ极管Q2的发射极连 接M0S管Ml的漏极，Ξ极管Q3的集电极分别连接电流源13的正极、M0S管M3的源极、M0S管M4 的源极、电流源15的正极，Ξ极管Q3的发射极分别连接电流源16的正极、Ξ极管Q4的基极， Ξ极管Q1的集电极分别连接电源流14的负极、电源流16的负极、Ξ极管Q4的集电极，Ξ极管 Q1的集电极、电源流14的负极、电源流16的负极、Ξ极管Q4的集电极均接地，Ξ极管Q4的发 射极连接电流源15的负极，MOS管Μ4的漏极分别连接电流源14的正极、MOS管Ml的栅极，MOS 管Ml的源极与电源源11的负极连接，Ξ极管Q1、Ξ极管Q2、电流源11、MOS管Ml、MOS管M3、MOS 管M4构成Comp的下错位电路，Ξ极管Q3、Ξ极管Q4、电流源15、电流源16构成电压初始化电 路。
[0035] 在图3中，M0S管M3和M4相同，均为P型M0S管。Ξ极管Q1和Q4相同，均为ΡΝΡΞ极管； Ξ极管Q3和Q2相同，均为ΝΡΝΞ极管；电流源13、14、15、16的电流值相同，均为1扣33;^极管 Q1、Q2、电流源11和M0S管Ml、M3、M4构成了 Comp的下错位电路;Ξ极管Q3、Q4和电路源15、16 构成了电容C1 (参见图2)的电压初始化电路。系统启动时，在Comp端电压为0V，M1的电流大 于Ibias，CompOK输出为低电平；随着Comp端的电压升高，CompOk将翻转为高电平，此时，Comp 端的电压为：
[0041] 因此，首次开启时间：
[0042] 上式中的VbeQl，VbeQ2，VbeQ3，VbeQ4分别代表器件Q1，Q2，Q3，Q4的B端和E端的电 压差，图3中流经器件Q1，Q2，Q3，Q4的电压由如下公式计算：
[0043]
C
[0044] 可知，器件 Q1，Q2，Q3，Q4 的电压关系 VbeQl = VbeQ4，VbeQ2 = VbeQ3
[0045] 计算生产过程中工艺变化造成的误差，设定Voffset3 = VbeQl-VbeQ4,Voffset4 = VbeQ2-VbeQ3,则：
[0046]
巧姜
[0047] 在工艺生产中，Ξ极管的匹配性是特别好的，相同的Ξ极管，流过相同的电流，Vbe 的误差一般是小于2mV，如此则Voffset3和Voffset4-般小于2mV,对首次开启时间Toni造 成的影响较小。通过本实用新型的电路结构设计，可W保证精准的首次开启时间。
[004引在本实用新型的电路结构中，使用Ξ极管Q1、Q2、Q3、Q4及M0S管M3、M4替代了现有 电路结构中的电压跟随器、比较器等元器件，通过Ξ极管Q1、Q2来检测Comp端的电压，同时 通过Ξ极管Q3、Q4来设定电容的初始化电压，避免了使用传统的电压跟随器。
[0049] W上对本实用新型的一个实施例进行了详细说明，但所述内容仅为本实用新型的 较佳实施例，不能被认为用于限定本实用新型的实施范围。凡依本实用新型申请范围所作 的均等变化与改进等，均应仍归属于本实用新型的专利涵盖范围之内。
【主权项】
1. 一种钳位电路，其特征在于，包括三极管Q1、三极管Q2、三极管Q3、三极管Q4、M0S管 Ml、MOS管M3、MOS管M4、电流源11、电流源13、电流源14、电流源15、电流源16，所述的三极管 Q2的基极分别连接所述的电流源13的负极、所述的三极管Q1的发射极，所述的三极管Q2的 集电极分别连接所述的MOS管M3的漏极、所述的MOS管M3的栅极、所述的MOS管M4的栅极，所 述的三极管Q2的发射极连接所述的MOS管Ml的漏极，所述的三极管Q3的集电极分别连接所 述的电流源13的正极、所述的MOS管M3的源极、所述的MOS管M4的源极、所述的电流源15的正 极，所述的三极管Q3的发射极分别连接所述的电流源16的正极、所述的三极管Q4的基极，所 述的三极管Q1的集电极分别连接所述的电源流14的负极、所述的电源流16的负极、所述的 三极管Q4的集电极，所述的三极管Q1的集电极、电源流14的负极、所述的电源流16的负极、 所述的三极管Q4的集电极均接地，所述的三极管Q4的发射极连接所述的电流源15的负极， 所述的MOS管M4的漏极分别连接所述的电流源14的正极、所述的MOS管Ml的栅极，所述的MOS 管Ml的源极与所述的电源源II的负极连接，所述的三极管Q1、三极管Q2、电流源I1、M0S管 M1、M0S管M3、M0S管M4构成Comp的下钳位电路，所述的三极管Q3、三极管Q4、电流源15、电流 源16构成电压初始化电路。2. 根据权利要求1所述的钳位电路，其特征在于，所述的M0S管M3、M0S管M4相同，且均为 P型M0S管。3. 根据权利要求1所述的钳位电路，其特征在于，所述的M0S管Ml为N型M0S管。4. 根据权利要求1所述的钳位电路，其特征在于，所述的三极管Q1和三极管Q4相同，均 为PNP三极管。5. 根据权利要求1所述的钳位电路，其特征在于，所述的三极管Q2和三极管Q3相同，均 为NPN三极管。6. 根据权利要求1所述的钳位电路，其特征在于，所述的电流源13、14、15、16的电流值 相同。
【专利摘要】本实用新型具体公开了一种钳位电路，其包括三极管Q1、三极管Q2、三极管Q3、三极管Q4、MOS管M1、MOS管M3、MOS管M4、电流源I1、电流源I3、电流源I4、电流源I5、电流源I6，所述的三极管Q1、三极管Q2、电流源I1、MOS管M1、MOS管M3、MOS管M4构成Comp的下钳位电路，所述的三极管Q3、三极管Q4、电流源I5、电流源I6构成电压初始化电路。本实用新型使用三极管Q1、Q2、Q3、Q4及MOS管M3、M4取代了现有电路结构中的电压跟随器、比较器等元器件，具有使用器件少，面积小，成本较传统方案低，更具有竞争力，而且可以保证精准的首次开启时间，满足系统要求，系统性能得到提升。
【IPC分类】H02M3/155
【公开号】CN205160371
【申请号】CN201520988893
【发明人】万锦嵩
【申请人】东莞芯成电子科技有限公司
【公开日】2016年4月13日
【申请日】2015年12月2日