体电路图；
[0037]图6是图1总的电路的电路图；
[0038]图7是PffMl、PWM2上下半桥无直通时，上下半桥IGBT的门极驱动信号Ugel、Uge2 ；
[0039]图8是PffMl、PWM2上下半桥直通时，上下半桥IGBT的门极驱动信号Ugel、Uge2。
【具体实施方式】
[0040]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0041]图1是本实用新型提供的防桥臂直通驱动保护电路的一个实施例的电路结构图，如图1所示，包括:驱动信号生成电路11、上下半桥驱动电路102、互锁电路103和半桥主电路 104。
[0042]如图1所示，驱动信号生成电路101设有上半桥信号输出端PWMoutl和下半桥信号输出端P丽out2，上半桥信号输出端PWMoutl和下半桥信号输出端PWMout2分别输出驱动信号生成电路生成的上半桥驱动信号和下半桥驱动信号.
[0043]如图1所示，上下半桥驱动电路102包括上半桥驱动单元1021和下半桥驱动单元1022，上半桥驱动单元1021设有上半桥驱动信号输入端PffMinl和上半桥驱动输出端Soutl，下半桥驱动单元1022设有下半桥驱动信号输入端PWMin2和下半桥驱动输出端Sout2;上半桥驱动信号输入端PWMinl连接上半桥驱动信号输出端，下半桥驱动信号输入端PWMin2连接下半桥驱动信号输出端，上半桥驱动单元和下半桥驱动单元分别用于对上半桥驱动信号和下半桥驱动信号进行隔离放大，并分别通过上半桥驱动输出端Soutl和下半桥驱动输出端Sout2输出。
[0044]如图1所示，互锁电路103设有上半桥互锁输入端ILOCKinl、下半桥互锁输入端IL0CKin2、上半桥互锁输出端ILOCKoutl和下半桥互锁输出端IL0CKout2，上半桥互锁输入端ILOCKinl连接上半桥驱动输出端Soutl，下半桥互锁输入端IL0CKin2连接下半桥驱动输出端Sout2，互锁电路用于根据上下半桥驱动电路的上半桥驱动输出端Soutl和下半桥驱动输出端Sout2输出的信号对上半桥和下半桥进行互锁保护。
[0045]如图1所示，半桥主电路104设有第一输入端Sinl、第二输入端Sin2，第一输入端Sin I连接上半桥互锁输出端ILOCKout I，第二输入端Sin2连接下半桥互锁输出端IL0CKout2，半桥主电路用于防止桥臂直通。
[0046]其中，如图2所示，驱动信号生成电路101包括DSP/Μ⑶芯片，DSP/Μ⑶芯片的PffMl输出端口连接上半桥信号输出端PWMoutI，DSP/MCU芯片的PWM2输出端口连接下半桥信号输出端PWMout2。
[0047]如图3所示，上下半桥驱动电路102具体包括第一光电耦合器U1、第二光电耦合器U2、第一三极管Tl、第二三极管T2、第三三极管T3和第四三极管T4，其中，第一光电耦合器Ul为驱动专用光电耦合器，第二光电耦合器U2为驱动专用光电耦合器。Ul、U2的型号均为TLP250。第一三极管Tl和第三三极管T3为NPN型三极管，第二三极管T2和第四三极管T4为PNP型三极管。T1、T3的型号均为ZXTN2010Z，T2、T4、的型号均为ZXTN2012Z。
[0048]如图3所示，第一光电耦合器Ul的Anode端通过第一电阻Rl连接上半桥驱动信号输入端PWMinl ,Cathode端接地，Vcc端连接第一隔离驱动电源的正极Vccl，GND端连接第一隔离驱动电源的负极Veel，NC端置空，Vo端接通过第二电阻R2分别连接第一三极管Tl的基极和第二三极管T2的基极，第一三极管Tl的集电极连接第一隔离驱动电源的正极Vccl，发射极通过第三电阻R3连接上半桥驱动输出端Soutl，第二三极管T2的集电极连接第一隔离驱动电源的负极Veel，发射极通过第四电阻R4连接上半桥驱动输出端Soutl。
[0049]如图3所示，第二光电耦合器U2的Anode端通过第五电阻R5连接下半桥驱动信号输入端PWMin2，Cathode端接地，Vcc端连接第二隔离驱动电源的正极Vcc2，GND端连接第二隔离驱动电源的负极Vee2，NC端置空，Vo端接通过第六电阻R6分别连接第三三极管T3的基极和第四三极管T4的基极，第三三极管T3的集电极连接第二隔离驱动电源的正极Vcc2，发射极通过第七电阻R7连接下半桥驱动输出端Sout2，第四三极管T4的集电极连接第二隔离驱动电源的负极Vee2，发射极通过第八电阻R8连接下半桥驱动输出端Sout2。
[0050]其中，第一隔离驱动电源的正极Vccl电位为+15V，负极电位为0V。第二隔离驱动电源的正极Vcc2电位为+15V，负极电位为0V。第一隔离驱动电源的正极Vccl、负极与第一隔离驱动电源的正极Vccl、负极之间相互隔离。
[0051 ]其中，如图4所示，互锁电路103包括第一高速光耦U3、第二高速光耦U4、第一二极管D1、第二二极管D2、第五三极管T5和第六三极管T6，其中，T5、T6的型号均为ZXTN2012Z;D1、D2 型号均为 1N4148W。
[0052]如图4所示，第一高速光耦U3的Anode端(PIN2)通过第九电阻R9分别连接上半桥互锁输入端ILOCKinl和上半桥互锁输出端ILOCKoutl，Cathode端(PIN3)引脚通过正向的第一二极管Dl连接至第一隔离驱动电源的负极Veel，GND端(PIN5)连接至第二隔离驱动电源的负极Vee2，0UTPUT(PIN6)端连接第六三极管T6的基极，Vcc端(PIN8)连接第二隔离驱动电源的正极Vcc2，还通过第十电阻Rl O连接OUTPUT端。
[0053]如图4所示，第二高速光耦U4的Anode端通过第十一电阻Rll分别连接下半桥互锁输入端IL0CKin2和下半桥互锁输出端IL0CKout2，Cathode端引脚通过正向的第二二极管D2连接至第二隔离驱动电源的负极Vee2，GND端连接至第一隔离驱动电源的负极Veel ,OUTPUT端连接第五三极管T5的基极，Vcc端连接第二隔离驱动电源的正极Vcc2，还通过第十二电阻Rl 2 连接 OUTPUT 端。
[0054]如图4所示，第五三极管T5的发射极连接上半桥互锁输出端ILOCKoutl，集电极连接第一隔离驱动电源的负极Veel。
[0055]如图4所示，第六三极管T6的发射极连接下半桥互锁输出端IL0CKout2，集电极连接第二隔离驱动电源的负极Vee2。
[0056]如图5所示，半桥主电路104包括第一绝缘栅双极性晶体管SI和第二绝缘栅双极性晶体管S2，其中，
[0057]第一绝缘栅双极性晶体管SI的栅极连接第一输入端Sinl，集电极连接直流母线正极DC+，发射极分别连接第一隔离驱动电源的负极Veel和第二绝缘栅双极性晶体管的集电极，第二绝缘栅双极性晶体管S2的栅极连接第二输入端Sin2，发射极连接直流母线负极DC-。
[0058]本实用新型实施例的工作原理为:
[0059]如图6所示，DSP/Μ⑶芯片生成上下半桥驱动信号P丽1、P丽2，经驱动信号生成电路、上下半桥驱动电路、互锁电路作用于半桥主电路；以上半桥臂对下半桥臂检测闭锁电路为例，当PWMl输出门极电位为高电平，第三电阻R3为高电位，高电位通过第九电阻R9，第一二极管Dl导通高速光耦U3内部发光二极管，从而导通内部光敏二极管，高速光耦U3内部三极管导通，高速光耦6脚为低电平，从而三极管T6基极和电阻RlO接高速光耦6脚端为低电平;此时，正常情况下，下管门极驱动电平为低电平，从而三极管T6射极也为低电平，三极管T6射极-基极电位差为零，小于开通阀值电压，三极管T6射极-集电极不导通，闭锁保护不动作;而在驱动控制信号死区失效，或者米勒电容寄生导致开通等故障情况下，下管门极驱动电平为高电平，从而三极管T6射极也为高电平，三极管T6射极-基极电位差为门极驱动电平，大于开通阀值电压，三极管T6射极-集电极导通，闭锁保护动作，绝缘栅双极性晶体管S2门极电位被钳位为低电平，绝缘栅双极性晶体管S2不会开通，从而不会导致桥臂直通故障。下半桥臂对上半桥臂的检测闭锁电路与上半桥臂对下半桥臂的检测闭锁电路对称，原理与功能一致。
[0060]下面对本实用新型实施例进行仿真。
[0061 ] 仿真参数为:上下桥臂驱动信号P丽1、PWM2是频率10kHz(周期为lOOus)，占空比30% (脉宽为30us)，上升下降时间500ns的方波信号。
[0062]如图7所示，当上桥臂驱动信号PffMl延迟1us，下桥臂