大功率变流装置的智能功率单元的制作方法
【专利摘要】大功率变流装置的智能功率单元。主要用于高压变频器和光优逆变器。变频器为每相布置在多层的多功率单元串联而成。功率单元设一片现场可编逻辑阵列单元FPGA,一片单片机单元STM32,两者间用串口SPI连接。母线过压检测、温度测量、有闪烁灯指示的桥臂开路短路状态检测和脉宽测量等接FPGA入口,出口接驱动电路。主控系统为在同一主板上的中央数据控制器和直接连接的层控制器。它与单元FPGA间用两根光纤实现双向传输,且均有通信状态检测,脉宽测量死区补偿按真实波形进行,补偿精度最高,变频电机波形不变、扭矩稳定。测试结果表明:通信速度快、同步性好、可靠性高。性能全面优化智能化时成本低。用于变频电机的驱动电源和光伏逆变器电源。
【专利说明】大功率变流装置的智能功率单元
[0001] ( - )技术领域:本实用新型设及的变流装置主要包括高压变频器和光优逆变器。 高压变频器一般用于大型高压变频电动机的驱动电源，如火力发电厂、冶炼厂、水泥厂等高 压大型风机的驱动电源。光优逆变器作为供电电源。属交流间或交直流间的变换类化02M)。 (二)【背景技术】
[0002] 高压变频器用作高压变频电机的调频驱动电源，是一种大功率高电压设备，其结 构见图1、图2。见图1，Ξ相交流市电In经移相变压器获得移相Ξ相交流电1，输入到每相每 个功率单元，每相多个功率单元串联(经桥臂中端W1 W2端头串联），形成高压。高压端接变 频电机M。图1中仅画2个串联功率单元示意。设一个放在外部总控制柜的主控系统9。见图2， 每个功率单元主回路由移相Ξ相交流电1、整流滤波电路2和IGBT全桥逆变器3组成。
[0003] 见图1，高压变频器每相串联的若干功率单元形成 < 级联层数〉。按电压和功率的需 要确定，典型的级联层数为16。采用<级联结构〉目的是提高输出波形中基波含量，避免使用 体积大，价格昂贵的滤波器。但是随着功率和电圧的增大，级联结构的采用，在故障检测能 力、死区补偿精度、信息传输的可靠性、同步控制、成本等方面，现有的控制系统及方法均难 W满足需求。
[0004] 见图9,光伏逆变器虽然主回路由光伏电池 Im、电容滤波电路2m、IGBTS相逆变器 3m组成;但同样，对大功率光伏逆变器的控制部分中，故障检测能力、死区补偿精度、信息传 输的可靠性、成本等方面，也需性能全面优化及智能化W满足发电和并网要求。 (Ξ)
【发明内容】
：
[0005] 本实用新型提供的大功率变流装置的智能功率单元，其目的就是解决现有高压变 频器和光优逆变器等故障检测和处理能力不足、死区补偿精度低；同时需保证信息传输的 可靠性、同步控制;在性能全面优化智能化同时需要产品成本低廉。
[0006] 技术方案如下:大功率变流装置的智能功率单元，
[0007] 包括:1)用于高压变频器，每相均串接多个功率单元形成高压电源;每个功率单元 主回路由Ξ相交流市电In经过移相变压器向各功率单元提供移相后的Ξ相交流电1、整流 滤波电路2、IGBT全桥逆变器3组成;或者2)用于光伏逆变器;每相主回路由光伏电池 Im、电 容滤波电路2m、IGBTS相逆变器3m组成;3)每个IGBT并联有用于排除故障的旁路二极管;4) 每个功率单元内有脉宽测量电路、故障检测电路、驱动电路;外部设有控制所有功率单元的 主控系统;其特征是：
[000引1)每个功率单元控制部分设一片现场可编逻辑阵列单元FPGA，一片单片机单元 STM32,
[0009] 两者间用单元高速同步串口SPI 6.1直接连接。脉宽测量电路接单元FPGA输入口； 驱动电路接单元FPGA的输出口；单元FPGA与主控系统间用光纤通信系统传输信息。
[0010] 2)所述故障检测电路设如下的母线过压检测电路4.1:首端接主回路直流母线电 压D端的由电阻R1、R2、R3、R4组成母线电压分压电路4.11，顺次连接运放化、线性光禪隔离 电路4.12;然后再分两路连接:一路经截止频率1曲z的低通滤波器4.14接单元STM32输入ΙΟ 口；另一路经滞环比较电路4.13接单元FPGA的输入10 口。
[0011] 3)所述故障检测电路设如下的桥臂状态检测电路4.2:首端接主回路桥臂中点的 由电阻R6、R7、R8、R9组成的IGBT桥臂输出电压的分压电路4.21，顺次连接与3V参考电压进 行比较的运放化、高速光禪6Ν137隔离电路4.22、有电阻R11和R12的分压电路4.23、再接 10Μ化低通滤波器4.24，最后接单元FPGA的输入1〇 口；单元FPGA的输出口连接多个LED灯 5.1，每个IGBT配置一个L邸灯，且按不同故障状态设不同闪烁信号。
[0012] 4)所述故障检测电路设如下的散热器溫度测量电路4.3:顺次连接并联有电容C14 的负溫度系数热敏电阻R15、普通电阻R16、R20、R22构成的桥式电路4.31;由R17、R19、R14、 R21、运放化组成的差分放大电路4.32;线性隔离电路4.33;截止频率为Ik化的低通滤波器 4.34;最后接单元STM32的输入1〇 口。
[0013] 5)脉宽测量电路4如下组成:①由运放U41、电容C41、电阻R42、R44、R43、R45、R46组 成的基准电压产生电路;②由电容C42、电阻R41、R47组成的积分电路;③由比较器U42和U43 组成比较电路，比较器U42和U43输出端S1、S2接单元FPGA5两个输入10 口；④由晶体管Q41、 Q42组成的初始化电路:两晶体管基极分别接单元FPGA 5输出接口G1、G2;⑤设上述R42 = R41;R44 = R47;R43 = R46<<(R43+R45+R46);C41> >C42...式（A)。
[0014] 6)所述主控系统9内有在同一主板上的中央数据控制器9A和用高速同步串口 SPI 9C直接连接的每一层的层控制器9B;而各层控制器与该层各个单元FPGA间信息传输采用双 向传输的两根光纤的如下光纤通信系统7;第一根光纤7.1两端分别连接与单元FPGA连接的 光纤发射器5.1和与层控制器连接在主板上的层光纤接收器9.1;第二根光纤7.2两端分别 连接与层控制器连接在主板上的层光纤发送器9.2和与单元FPGA连接的光纤接收器5.2;且 单元FPGA和层控制器内分别有专用通信串口抓、9D。
[0015] 上述大功率变流装置的智能功率单元中单元FPGA和层控制器均独立设有通信状 态检测，后面结合附图详述。
[0016] 本实用新型有益效果：
[0017] 1)功率单元集成直流母线电压测量、直流母线过压保护(见图3)、散热器溫度测量 (见图5)，不需要单独的信号采集板，节省了成本。2)功率单元集成桥臂状态检测(见图4)， 可准确判断桥臂IGBT是否处于开路、短路故障状态。当桥臂IGBT出现开路或者短路时，通过 板上的L邸灯不同的闪烁状态显示，方便调试工程师快速判断故障并解决问题。3)选用忍片 FPGA，计算速度快，适合智能功率单元全方位控制。4)设计的脉宽测量电路和对应死区补偿 方法是按真实脉宽波形进行，死区补偿精度最高;保证变频电机波形不变、扭矩稳定。且测 量效率高、测量电路电圧稳定。硬件死区补偿方法达世界先进水平。
[0018] 5)主控系统与单元FPGA之间采用的光纤通信系统7及通信方法有如下效果：
[0019] ①光纤通信系统基本是纯硬件实现，避免程序跑飞，通信可靠性高。采用的忍片 FPGA，无法破解。②采用中央数据控制器9A和多个层控制器9B直接连接的结构（即CDC- MST邸架构）。该架构通过增加层控制器可W非常容易地扩展系统容量。层控制器也采用普 通易于购买的FPGA忍片，使高压变频器成本低。③中央数据控制器与层控制器间直接用高 速同步串口 9C(SPI)，保证数据帖同步，通信可靠性高。④层控制器与单元FPGA有独立实时 通信状态监测装置，在通信中断的条件下，立即启动保护措施，避免IGBT损坏或者输出波形 崎变。⑦测试结果表明：通信速度高，同步性好。从CDC(中央数据控制器9A)到SLAVE(单元 FPGA)数据传输时间20uS(层控制器帖长度为9字节）dCDC和化AVE定时器误差最大为 0.0加 S，当载波周期lOOuS时，误差为万分之5，下行数据延迟为0个PWM，上行数据延迟为1个 PWM。 (四）
【附图说明】
[0020] 图1实施例1:级联高压变频器系统总结构示意图。（说明：图1中线上Ξ条斜短线表 示討良线。线上两条斜短线表示2根线。图1中每相仅画出了两个串联功率单元。）
[0021] 图2实施例1:高压变频器每个功率单元组成示意图。（包括:主回路为电路图，控制 单元为框图）
[0022] 图3母线过压检测电路4.1电路图。
[0023] 图4桥臂状态检测电路4.2电路图。
[0024] 图5散热器溫度检测电路4.3电路图。
[0025] 图6脉宽测量电路4电路图。
[0026] 图7对应死区补偿方法脉宽测量设及的Ξ个波形示图。说明：
[0027] 1)给定矩形脉冲波形U7 :图中用细实线画出。上升沿零时刻to，下降沿零时刻t〇2。 由主控系统9提供。2HGBT逆变器输出的实际PWM脉冲波形化：图中用粗实线画出。上升沿开 始时刻为til和下降沿结束时刻为ti2。测量中单元FPGA 5记录的tl是上升沿积分结束时刻， t2是下降沿积分结束时间。3)等效矩形脉冲波形化：图中用虚线画出。上升沿零时刻为tci 和下降沿零时刻为tc2。
[002引图8主控系统9、光纤通信系统7和单元FPGA 5间通信框图。
[0029] 图9实施例2:光伏逆变器每个功率单元组成示意图。（包括:主回路为电路图，控制 系统为框图）。 (五)
【具体实施方式】
[0030] 实施例1:用于高压变频器
[0031] 见图2,高压变频器每个功率单元主回路由移相后Ξ相交流电1、整流滤波电路2、 IGBT全桥逆变器3组成。每个IGBT上并联一个用于自动旁路和故障处理的旁路二极管化1、 〇32、〇33、〇34。每个功率单元内有脉宽测量电路4、故障检测电路、驱动电路8;外部设有控制所 有功率单元的主控系统9。
[0032] 本实施例1改进的控制系统：
[0033] 1)见图2,功率单元控制部分设一片单元FPGA 5,一片单元STM32 6(STM32是单片 机的型号），两者间用单元高速同步串口SPI 6.1直接连接。脉宽测量电路4接单元FPGA输入 口；单元FPGA的输出口接驱动电路8。单元FPGA与主控系统9间用光纤通信系统7传输信息。 见图2,功率单元总控制过程:单元FPGA接收脉宽测量电路4、故障检测电路4.1-4.3信息，并 计算确认后上传外部主控系统9,并下达主控系统指令，控制驱动电路8执行。驱动电路直接 接IGBT绝缘栅极，直接控制输出脉冲，比如:包括脉宽pmw调制、自动旁路和故障处理、变频 巧制等。
[0034] 2)见图3、图2，设如下的母线过压检测电路4.1:首端接主回路直流母线电压D端的 由电阻31、1?2、1?3、1?4组成母线电压分压电路4.11，顺次连接运放化、线性光禪隔离电路 4.12;然后再分两路连接:一路经截止频率1曲Z的低通滤波器4.14接单元STM32的输入口， 由STM32内部数/模转换器(A/D)转换取样；另一路经滞环比较电路4.13接单元FPGA 5的输 入10 口判断母线过压状态。
[0035] 检测及过压保护过程简述:分压电路4.11测出母线电压，由运放化跟随电路缓冲， 经线性光禪隔离电路4.12隔离后，电压一方面经RC低通滤波器滤除高频噪声后送到STM32 进行A/D转换后供取样，另一方面经滞环比较电路比较输出高低电平给单元FPGA，用于判断 母线状态，当判断母线处于过压状态，单元FPGA 5通过光纤通信系统传輸，主控系统控制停 机或者停止减速。
[0036] 3)见图4、图2,设如下的桥臂运行状态检测电路4.2:首端接主回路桥臂中点Wi和W2 (也是中桌Aa和Ab)，由电阻R6、R7、R8、R9组成的IGBT桥臂输出电压的分压电路4.21，顺次连 接与3V参考电压进行比较的运放化、高速光禪6N137隔离电路4.22、分压成幅值为3.3V矩形 波的有电阻R11和R12的分压电路4.23、再接lOMHz低通滤波器4.24,最后接到单元FPGA 5的 输入10口。单元FPGA 5的输出口连接有4个LED 5.1，即每个IGBT设置一个Lm)灯;且按不同 故障状态设不同闪烁信号。见图4,桥臂状态检测过程简述:电阻分压电路4.21分压后，由运 放化与3V参考进行比较，比较电流输出信号经数字光禪隔离电路4.22隔离，隔离输出信号 再经电阻分压电路4.23分压成幅值为3.3V矩形波后，送入单元FPGA。
[0037] 见图4,在上述桥臂状态检测电路4.2中，将检测结果送入单元FPGA,单元FPGA判断 的桥臂各种故障类型、对应故障电路状态、处理方法、旁路电流路径及灯闪烁信号如下：
[0038] ①见图2,上臂开路故障：上臂驱动信号为高电平时，驱动电路中驱动光禪返回低 电平。控制下臂旁路，IGBT Q2、Q4闭合。电流从桥臂中端W1或中端W2进入，依次流过IGBT Q2、旁路二极管D34或IGBT Q4、旁路二极管D32,从中端W2或中端W1流出。上臂故障指示灯闪 烁对应信号。
[0039] ②见图2,上臂短路故障：下臂驱动信号为高电平时，桥臂状态检测电路输出高电 平。控制上臂旁路，IGBT Q1、Q3闭合。电流从桥臂中端W1或中端W2进入，依次流过旁路二极 管D31、IGBT Q3或旁路二极管D33、IGBTQ1，从中端W2或中端W1流出；上臂故障指示灯闪烁对 应信号。
[0040] ③见图2，下臂开路故障：当电流流入桥臂时，下臂驱动信号为高电平时，桥臂状态 检测电路输出高电平。控制上臂旁路，IGBT Q1、Q3闭合。电流从桥臂中端W1或中端W2进入， 依次流过旁路二极管D3UIGBT Q3或旁路二极管D33、IGBTQ1，从中端W2或中端W1流出。下臂 故障指示灯闪烁对应信号。
[0041] ④见图2,下臂短路故障：上臂驱动信号为高电平时，驱动电路驱动光禪返回低电 平。控制下臂旁路，IGBT Q2、Q4闭合。电流从桥臂中端W1或中端W2进入，依次流过IGBT Q2、 旁路二极管D34或IGBTQ4、旁路二极管D32,从中端W2或中端W1流出；下臂故障指示灯闪烁对 应信号。
[0042] 见图8,单元FPGA将上述故障信息发送给层控制器9B，由层控制器9B控制同层其他 功率单元进行相同的故障处理。
[0043] 4)见图5、图2:设如下的散热器溫度测量电路4.3:顺次连接由并联有电容C14的负 溫度系数热敏电阻R15、普通电阻R16、R20、R22构成的桥式电路4.31;由R17、R19、R14、R20、 R21、运放U3组成的差分放大电路4.32;线性隔离电路4.33;截止频率为Ik化的低通滤波器 4.34;最后接单元STM326的输入10 口。上述热敏电阻R15贴在每个功率单元内散热器表面。
[0044] 见图5,散热器溫度测量及过热保护过程：当负溫度系数热敏电阻Ri5采集到散热器 溫度，通过桥式电路4.31、差分放大电路4.32比较放大，再经线性光禪隔离电路4.33隔离， RC低通滤波器4.34滤波，将比较放大隔离滤波后溫度电信号送入单元STM32。单元STM32计 算判断后，将过热电信号通过串口6.1送入单元FPGA 5,单元FPGA通过光纤通信系统传輸， 主控系统控制停机。
[0045] 5)见图6,脉宽测量电路4如下组成：①由运放U41、电容C41、电阻R42、R44、R43、 R45、R46组成的基准电压产生电路。②由电容C42、电阻R41、R47组成的积分电路。③由比较 器U42和U43组成比较电路，比较器U42和U43输出端S1、S2接单元FPGA两个输入1〇 口。④由晶 体管Q41、Q42组成的初始化电路:两晶体管基极分别接单元FPGA 5输出10 口；⑤设上述R42 =R41 ； R44 = R47 ； R43 = R46? (R43+R45+R46) ； C41 ?C42 〇 式（A)
[0046] 上述脉宽测量电路采用的对应的硬件死区补偿方法如下:见图6、图7。
[0047] ①同时见图2,主控系统9向单元FPGA提供给定矩形脉冲波形U7:上升沿零时刻to, 下降沿零时刻t02。②在时刻to时，单元FPGA控制晶体管Q42断开，实际脉冲电压化经过R41、 R47分压给C42充电；此过程是对实际脉冲电压化上升沿积分的过程。③当C42两端电压高于 基准电压化efl时，比较器U42输出高电平，单元FPGA捕获此上升沿，并记录上升沿积分结束 时间为11;同时，单元FPGA控制晶体管Q41闭合，将电容C42两端电压初始化为运放U42输出 电压。④设等效矩形脉冲化上升沿时刻tc拥脉冲高度为Udc，电容C2两端电压为化2，令：
[0051 ] ⑤在给定脉冲U7下降沿零时刻tD2，FPGA控制晶体管Q41断开，电容C42经过R4UR47 放电，此过程是对实际脉冲电压化下降沿积分的过程。⑥当电容C42两端电压低于基准电压 化ef2时，比较器U43输出低电平，FPGA捕获此下降沿，并记录下降沿积分结束时间t2;同时， FPGA控制晶体管Q42闭合，将电容C42两端电压初始化为0。⑦在下降沿积分过程中，假设实 际脉冲等效矩形脉冲化下降沿零时刻为tC2,有：
[0052]
t满足式（A )的条件下，有：
[0054] 最后确定出等效矩形脉冲化宽度为:Bx = tc2-tcl = t2-ti
[0055] ⑧单元FPGA 5由获得的脉冲宽度Bx和给定的脉冲宽度B?，得到当前脉冲宽度误差 Δ = Βχ-Β7;并由单元FPGA 5对脉冲误差进行累加，累加结果作为下一次脉冲脉宽的补偿值， 即下一次单元FPGA 5输出脉冲宽度等于其接收到的给定脉冲宽度加上脉宽补偿值。单元 FPGA输出脉冲经驱动电路控制IGBT全桥逆变器3。
[0056] 6)见图2,图8,主控系统9内有在同一主板上的中央数据控制器9A和用高速同步串 口 SPI9C直接连接的高压变频器每一层的层控制器9B。中央数据控制器由一片单片机STM32 9Ai和一片FPGA 9A2组成，每一层的层控制器9B由一片FPGA组成。图8中画出了两层层控制器 9B;每层层控制器9B与Ξ个单元FPGA通信连接。
[0057] 见图8,每层层控制器9B与该层各个单元FPGA间信息传输采用双向传输的两根光 纤的如下光纤通信系统7 :第一根光纤7.1两端分别连接与单元FPGA 5连接的光纤发射器 5.1和与层控制器9B连接在主板上的层光纤接收器9.1;第二根光纤7.2两端分别连接与层 控制器9B连接在主板上的层光纤发送器9.2和与单元FPGA 5连接的光纤接收器5.2;且单元 FPGA 5内有单元专用通信串口抓，层控制器9B内有专用通信串口9D。
[005引一般，第一根光纤7.1是由单元FPGA发送状态数据;第二根光纤7.2是由层控制器 向单元FPGA传输指令信号。光纤通信传输速度为12.5Mb it/s。
[0059] 见图8,上述中央数据控制器9A、两层层控制器9B、与每一层层控制器9B相连的Ξ 组层光纤发射器9.2和层光纤接收器9.1等均设同一主板上。主板上中央数据控制器9Α和每 一层层控制器9Β之间均直接通过高速同步串口（SPI)9C通信，SPI的通信传输速度为 33.3Mbit/s。层控制器9B分两种型号：0:3皿、1: 3FB。其中，3皿是指Ξ相半桥。3FB是指Ξ相 全桥。
[0060] 实施例2:用于光优逆变器
[0061] 见图9,本实施例大功率光优逆变器的智能功率单元及控制方法，除W下特征外， 其于与实施例1完全相同：
[0062] 1)见图9，光伏逆变器的主回路由光伏电池板Im，电容滤波电路2m，IGBTS相逆变 桥3m组成。
[0063] 在实施例1中的高压变频器对应的主回路见图2和图1。见图1，Ξ相变频电源中每 相均串接多个 < 功率单元〉而形成高压电源，Ξ相交流市电1经过移相变压器向各 <功率单元 〉提供移相后Ξ相交流电1;每个功率单元主回路由移相后Ξ相交流电1、整流滤波电路2、 IGBT全桥逆变器3组成。也就是本实施例2光伏逆变器主回路由图9主回路替代实施例1中图 1和图2主回路。
[0064] 2)见图9，光伏逆变器Ξ相逆变桥3m是3个桥臂，而实施例1图2中高压变频器IGBT 全桥逆变器3为两个桥臂。
[0065] 3)见图9,光伏逆变器主控系统9m中没有变频程序，而图1实施例1中高压变频器主 控系统9中有变频程序。
【主权项】
1.大功率变流装置的智能功率单元，包括：1)用于高压变频器，每相均串接多个功率单 元形成高压电源;每个功率单元主回路由三相交流市电（In)经过移相变压器向各功率单元 提供移相后的三相交流电（1)、整流滤波电路(2)、IGBT全桥逆变器(3)组成；或者2)用于光 伏逆变器;每相主回路由光伏电池（lm)、电容滤波电路(2m)、IGBT三相逆变器(3m)组成；3) 每个IGBT并联有用于排除故障的旁路二极管;4)每个功率单元内有脉宽测量电路、故障检 测电路、驱动电路;外部设有控制所有功率单元的主控系统； 其特征是： 1) 每个功率单元控制部分设一片现场可编逻辑阵列单元FPGA(5)，一片单片机单元 STM32(6)，两者间用单元高速同步串口 SPI (6.1)直接连接;脉宽测量电路接单元FPGA输入 口；驱动电路接单元FPGA的输出口；单元FPGA与主控系统间用光纤通信系统传输信息； 2) 所述故障检测电路设如下的母线过压检测电路(4.1):首端接主回路直流母线电压D 端的由电阻則、1?2、1?、1?4组成母线电压分压电路(4.11)，顺次连接运放1]1、线性光耦隔离电 路(4.12);然后再分两路连接:一路经截止频率1kHz的低通滤波器(4.14)接单元STM32输入 10 口；另一路经滞环比较电路(4.13)接单元FPGA的输入10 口； 3) 所述故障检测电路设如下的桥臂状态检测电路(4.2):首端接主回路桥臂中点的由 电阻R6、R7、R8、R9组成的IGBT桥臂输出电压的分压电路(4.21)，顺次连接与3V参考电压进 行比较的运放U2、高速光耦6N137隔离电路(4.22)、有电阻1?11和1?12的分压电路(4.23)、再 接10MHz低通滤波器(4.24)，最后接单元FPGA的输入10口；单元FPGA的输出口连接多个LED 灯(5.1 )，每个IGBT配置一个LED灯，且按不同故障状态设不同闪烁信号； 4) 所述故障检测电路设如下的散热器温度测量电路(4.3):顺次连接并联有电容C14的 负温度系数热敏电阻R15、普通电阻R16、R20、R22构成的桥式电路(4.31);由R17、R19、R14、 R21、运放U3组成的差分放大电路4.32;线性隔离电路(4.33);截止频率为1 kHz的低通滤波 器(4.34);最后接单元3了132的输入1〇口； 5) 脉宽测量电路(4)如下组成:①由运放U41、电容C41、电阻1?42、1?44、1?43、1?45、1?46组成 的基准电压产生电路;②由电容C42、电阻R41、R47组成的积分电路;③由比较器U42和U43组 成比较电路，比较器U42和U43输出端S1、S2接单元FPGA 5两个输入10口；④由晶体管Q41、 Q42组成的初始化电路:两晶体管基极分别接单元FPGA( 5)输出接口G1、G2;⑤设上述R42 = R41 ； R44 = R47 ； R43 = R46? (R43+R45+R46) ； C41 ?C42 ； 6) 所述主控系统（9)内有在同一主板上的中央数据控制器(9A)和用高速同步串口 SPI (9C)直接连接的每一层的层控制器(9B);而各层控制器与该层各个单元FPGA间信息传输采 用双向传输的两根光纤的如下光纤通信系统（7);第一根光纤(7.1)两端分别连接与单元 FPGA连接的光纤发射器(5.1)和与层控制器连接在主板上的层光纤接收器(9.1);第二根光 纤(7.2)两端分别连接与层控制器连接在主板上的层光纤发送器(9.2)和与单元FPGA连接 的光纤接收器(5.2);且单元FPGA和层控制器内分别有专用通信串口（ 5D、9D)。
【文档编号】H02M5/458GK205430071SQ201521071456
【公开日】2016年8月3日
【申请日】2015年12月19日
【发明人】蒋小春
【申请人】蒋小春