专利名称：电流反馈运算放大器的制作方法
技术领域：
本发明关于一种电流反馈运算放大器，特别是关于一种在输入端及输入对晶体管间形成负反馈以增强增益的电流反馈运算放大器。
一般而言，电流反馈运算放大器的转换速度(slew rate)及频宽均较电压反馈运算放大器的大而且适合低电压操作，因此常用于线驱动器(line driver)以驱动一较大的负载。
图1为已知的一电流反馈运算放大器的电路，包含一第二代电流传送体(second generation current conveyor；CCII+)11及一输出级12。该电流传送体11有A类(class A)及A/B类(class A/B)两种型式，A类电流传送体11的输入端具有较精确的频率响应且适合于低电压操作，而A/B类电流传送体15具有较佳的转换速度及信噪比(signal tonoise ratio；S/N ratio)。
图2(a)为已知的一A/B类电流传送体15的电路，公开于ThomasKaulberg的题目为“一种CMOS电流模运算放大器(A CMOSCurrent-Mode Operational Amplifier)”的文章中，该文章发表于1993年7月，IEEE刊物《晶体管电路》(IEEE Journal of Solid-StateCircuits)第28卷，第7期，849～852页。另在一美国专利号6,028,479，标题为“低电压传输线驱动器(Low Voltage Transmission LineDriver)”的专利说明书内也说明了类似的全差动电路。
理想的电流传送体的输入信号是电流，因此其X端的输入阻抗为0。在图2的电路中其X端输入阻抗为(gm2+gm4)-1。为了得到较低的输入阻抗，M2和M4晶体管通常被设计为具有较大的长宽比(aspect ratio)及偏压电流，因此占据较大的面积。此外，也存在有较大的偏移电压及增益误差的问题。为了改善效能，可以引入反馈电路来降低输入阻抗，如图2(b)所示。此已知电路在Eyad Abou-Allam的文章“一种在1.2μm COMS工艺下的200MHz导入电流运算放大器(A 200MHz Steered Current Operational Amplifier in 1.2μm COMSTechnology)”中进行了说明，其发表于1997年2月，IEEE刊物《晶体管电路》(IEEE Journal of Solid-State Circuits)第32卷第2期。根据反馈理论，此已知电路的输入阻抗被减为原来的(1+Av)-1，即(gm1)-1/(1+Av)。但该已知电路为A类电流传送体，因而无法适用于AB类电流传送体。
本发明的第一目的是降低电流反馈运算放大器的设计复杂度。
本发明的第二目的是向电流反馈运算放大器提供一较低的输入阻抗。
本发明的第三目的是改善电流反馈运算放大器所包含晶体管的长宽比及偏压电流本发明的第四目的是改善电流反馈运算放大器的偏移电压及增益误差的问题。
为了达到上述目的，本发明提出一种电流反馈运算放大器，其将第一及第二输入端连接至一第一放大器，该第一放大器输出至一个或多个输入对晶体管的栅极，且该输入对晶体管之一的源极连接至该第一输入端。因此该第一放大器及输入对晶体管之间将构成一个反馈电路。通过该反馈电路，输入阻抗、偏移电压(offset voltage)及增益误差均被降低。本发明的输入阻抗为(gm2+gm4)-1/(1+A)，其中A为放大器的增益。输入阻抗被减为原来的1/1+A，所以M2和M4晶体管的长宽比可以较小。
本发明的电流反馈运算放大器的第一实施例具有第一与第二输入端及第一输出端，包含一电流传送体及一输出级。该电流传送体包含一第一放大器、一输入对晶体管及一电流镜(current mirror)，该第一放大器的输入端连接至该第一及第二输入端。该输入对晶体管的栅一放大器的输入端连接至该第一及第二输入端。该输入对晶体管的栅极连接至该第一放大器的输出，且其中一晶体管的源极连接至该第一输入端。该电流镜的源极连接至该输入对晶体管的源极。该输出级连接至该电流传送体，且输出至该第一输出端。
本发明的电流反馈运算放大器的第二实施例具有第一与第二输入端及第一与第二输出端，包含一电流传送体及一输出级。该电流传送体包含一第一放大器、两个输入对晶体管及两个电流镜。该第一放大器的输入端连接至该第一及第二输入端。该两个输入对晶体管的栅极分别连接至该第一放大器的输出，且其中分别有一晶体管的源极连接至该第一及第二输入端。该两个电流镜的源极连接至该两个输入对晶体管的源极。该输出级连接至该电流传送体，且输出至该第一及第二输出端。
此外，该输出级的部分晶体管也可采用负反馈的方式以增强增益。
本发明将依照附图来说明，其中图1为已知的电流反馈运算放大器的电路；图2(a)至(b)为已知的A/B类电流传送体的电路；图3(a)至(b)为本发明的A/B类电流传送体的第一实施例的电路；图4(a)至(b)为本发明的A/B类电流传送体的第二实施例的电路；图5为本发明的电流反馈运算放大器的第一实施例的电路；图6为本发明的电流反馈运算放大器的第二实施例的电路；及图7为本发明的电流反馈运算放大器的第三实施例的电路。
图3(a)至(b)为本发明的A/B类电流传送体15的第一实施例的电路。在图3(a)电路中，M1及M2晶体管构成一输入对晶体管31，其栅极分别连接至一第一放大器33的输出，且该第一放大器33的输入分别连接至该A/B类电流传送体15的输入端X及Y。因M2晶体管的源极亦连接至该A/B类电流转换器15的输入端X，因此在该第一放大器33及M2晶体管之间将构成一个反馈电路，该M1及M2的增益将被增强(gain enhancement)。通过该反馈电路，输入阻抗、偏移电压及增益误差均被降低。和已有技术不同的是，本发明的A/B类电流传送体15的输入阻抗为(gm2+gm4)-1/(1+A)，其中A为放大器的增益，gm2、gm3分别为M2、M3的跨导。因为输入阻抗被减为原来的1/(1+A)，因此可降低该M2和M4晶体管的长宽比及静态电流。M3及M4晶体管构成一电流镜32，其源极分别连接至该输入对晶体管31的源极，其目的是使M1及M2的电流成一定的比例关系。该电流镜32具有和该输入对晶体管31相反的极性。换句话说，当该对晶体管32为P型晶体管时，则该输入对晶体管31为N型晶体管；或当该对晶体管32为N型晶体管时，则该输入对晶体管31为P型晶体管。M2及M4晶体管的漏极连接至一电流镜21，用于复制一等比例的输出电流Z。
在图3(b)电路中，M3及M4晶体管构成一输入对晶体管31，其栅极分别连接至该第一放大器33的输出，且该第一放大器33的输入分别连接至该A/B类电流传送体15的输入端X及Y。因M4晶体管的源极也连接至该A/B类电流传送体15的输入端X，因此在该第一放大器33及M4晶体管之间将构成一个反馈电路，而输入阻抗也自然地被降低。与图3(a)的原理相同，M3和M4晶体管的长宽比可以不必太大。此外，M1及M2晶体管构成一电流镜32，其源极分别连接至该输入对晶体管31的源极。
图4(a)至(b)为本发明的A/B类电流传送体15的第二实施例的电路。图3(a)及(b)为一单端输出电路，而图4(a)及(b)为一全差动输出电路。图4(a)的电路为以面对面的方式组合两个图3(a)的电路，且具有两个输出端Z-及Z+。其中M1与M2晶体管及M1′与M2′晶体管分别构成输入对晶体管31，且M3与M4晶体管及M3′与M4′晶体管分别构成电流镜32。M1及M1′晶体管的栅极分别连接至该第一放大器33的输出。该第一放大器33的“+输入”连接至该A/B类电流传送体15的输入端INN。该第一放大器33的“一输入”连接至该A/B类电流传送体15的输入端INP。因M1晶体管的源极也连接至该A/B类电流传送体15的输入端INP，且M1′晶体管的源极也连接至该A/B类电流传送体15的输入端INN，因此在该第一放大器33与M1晶体管及M1′晶体管之间将分别构成反馈电路，该M1与M2及M1′与M2′的增益被增强，而输入阻抗也自然地被降低，与图3(a)的原理相同，M2和M4及M2′和M4′晶体管的长宽比可以不必太大。
图4(b)的电路为以面对面的方式组合两个图3(b)的电路，且具有两个输出端Z一及Z+。其中M3与M4晶体管及M3′与M4′晶体管分别构成输入对晶体管31，且M1与M2晶体管及M1′与M2′晶体管分别构成电流镜32。M3及M3′晶体管的栅极分别连接至该第一放大器33的输出，该第一放大器33的“+输入”连接至该A/B类电流传送体15的输入端INN，且该第一放大器33的“一输入”连接至该A/B类电流传送体15的输入端INP。因M3晶体管的源极也连接至该A/B类电流传送体15的输入端INP，且M3′晶体管的源极也连接至该A/B类电流传送体15的输入端INN，因此在该第一放大器33与M3晶体管及M3′晶体管之间将分别构成反馈电路，而输入阻抗也自然地被降低。与图3(b)的原理相同，M2和M4及M2′和M4′晶体管的长宽比可以不必太大。
图5为本发明的电流反馈运算放大器的第一实施例的电路。该电路结合了图3(a)的A/B类电流传送体及一已知的输出级12。该输出级12由M5、M6、M7、M8、M9和M10晶体管所构成，其中VB1、VB2、VB3及VB4为直流偏移电压。显然地，该电路也可以是结合图3(b)的A/B类电流传送体15及该已知的输出级12的电路。
图6是本发明的电流反馈运算放大器的第二实施例的电路。图5为一单端输出的电路，而图6为一全差动输出的电路。该电路结合了图4(a)的A/B类电流传送体15及一已知的输出级12。该输出级12由M5、M5、M6、M6′、M7、M7′、M8、M8′、M9、M9′、M10和M10′晶体管所构成，其中VB1、VB2、VB3及VB4为直流偏移电压。显然地，该电路也可以是结合图4(b)的A/B类电流传送体15及该已知的输出级12的电路。在该电流反馈运算放大器的差动输出端OUTP及OUTN之间还包含一共模反馈(common modefeedback；CMFB)电路，用以消除共模因子且提高共模抑制比(Common Mode Rejection Ratio；CMRR)。
图7为本发明的电流反馈运算放大器的第三实施例的电路，用于改良图6的部分线路。该电路在该输出级12的部分晶体管间建立负反馈通路以增强增益。例如使用两个第二放大器71输出至M5及M5′晶体管的栅极，且该第二放大器71的输入连接至M1与M1′的漏极及第一偏移电压VB4；且/或使用两个第三放大器72输出至M8及M8′晶体管的栅极，且该第三放大器72的输入连接至M3与M3′的漏极及第二偏移电压VB1。
本发明的技术内容及技术特点已如上所述，然而本专业技术人员仍可能基于本发明的示例及说明而作种种不背离本发明精神的替换及修改；因此，本发明的保护范围应不限于实施例所说明的内容，而应包括各种不背离本发明的替换及修改，并为以下的权利要求范围所涵盖。
权利要求
1.一种电流反馈运算放大器，具有第一及第二输入端，包含一电流传送体，包含一第一放大器及至少一输入对晶体管，其特征为以该第一及第二输入端作为该第一放大器的输入，该第一放大器输出至该至少一输入对晶体管的栅极，且该至少一输入对晶体管之一的源极连接至该第一输入端；以及一输出级，连接至该电流传送体，用于提高输出的驱动能力；通过上述连接方式而建立负反馈通路以增强增益，且降低输入阻抗。
2.如权利要求1所述的电流反馈运算放大器，其中该电流传送体还包含一个或多个电流镜以连接至所说至少一输入对晶体管，且该输入对晶体管及该电流镜具有相反的极性。
3.如权利要求1所述的电流反馈运算放大器，还包含一第二放大器，其中该至少一输入对晶体管之一的漏极及一第一偏移电压连接至该第二放大器的输入，且该第二放大器输出至该输出级的一晶体管的栅极；通过上述连接方式而建立负反馈通路以增强增益。
4.如权利要求1所述的电流反馈运算放大器，还包含一第三放大器，其中该电流镜之一的漏极及一第二偏移电压连接至该第三放大器的输入，且该第三放大器输出至该输出级的一晶体管的栅极；通过上述连接方式而建立负反馈通路以增强增益。
5.一种电流反馈运算放大器，具有第一与第二输入端及第一输出端，包含一电流传送体，包含一第一放大器，其输入端连接至该第一及第二输入端；一输入对晶体管，其栅极连接至该第一放大器的输出，且其中一晶体管的源极连接至该第一输入端；及一电流镜，其源极连接至该输入对晶体管的源极；以及一输出级，连接至该电流传送体，用于提高输出的驱动能力，且输出至该第一输出端。
6.如权利要求5所述的电流反馈运算放大器，其中该输入对晶体管及该电流镜具有相反的极性。
7.如权利要求5所述的电流反馈运算放大器，还包含一第二放大器，其中该输入对晶体管之一的漏极及一第一偏移电压连接至该第二放大器的输入，且该第二放大器输出至该输出级的一晶体管的栅极；通过上述连接方式而建立负反馈通路以增强增益。
8.如权利要求5所述的电流反馈运算放大器，还包含一第三放大器，其中该电流镜之一的漏极及一第二偏移电压连接至该第三放大器的输入，且该第三放大器输出至该输出级的一晶体管的栅极；通过上述连接方式而建立负反馈通路以增强增益。
9.一种电流反馈运算放大器，具有第一与第二输入端及第一与第二输出端，包含一电流传送体，包含一第一放大器，其输入端连接至该第一及第二输入端；两个输入对晶体管，其栅极分别连接至该第一放大器的输出，且其中分别有一晶体管的源极连接至该第一及第二输入端；及两个电流镜，其源极分别连接至该两个输入对晶体管的源极；以及一输出级，连接至该电流传送体，用于提高输出的驱动能力，且输出至该第一与第二输出端。
10.如权利要求9所述的电流反馈运算放大器，其中该输入对晶体管及该电流镜具有相反的极性。
11.如权利要求9所述的电流反馈运算放大器，还包含一第二放大器，其中该输入对晶体管之一的漏极及一第一偏移电压连接至该第二放大器的输入，且该第二放大器输出至该输出级的一晶体管的栅极；通过上述连接方式而建立负反馈通路以增强增益。
12.如权利要求9所述的电流反馈运算放大器，还包含一第三放大器，其中该电流镜之一的漏极及一第二偏移电压连接至该第三放大器的输入，且该第三放大器输出至该输出级的一晶体管的栅极；通过上述连接方式而建立负反馈通路以增强增益。
全文摘要
本发明关于一种电流反馈运算放大器,其将输入端连接至一第一放大器,该第一放大器输出至一个或多个输入对晶体管的栅极,且该输入对晶体管之一的源极连接至该输入端之一。因此该第一放大器及输入对晶体管之间将构成一个反馈电路。通过该反馈电路,输入阻抗、偏移电压及增益误差均被降低。本发明的输入阻抗会减为原来的1/A+1,因此输入对晶体管的长宽比不必太大。
文档编号H03F1/34GK1369962SQ0110401
公开日2002年9月18日 申请日期2001年2月14日 优先权日2001年2月14日
发明者刘鸿志, 廖敏顺 申请人:矽统科技股份有限公司