专利名称：放大电路的制作方法
技术领域：
本发明提供一种放大电路，尤指一种利用阻抗匹配的方式达到等效输入阻抗大、电压增益值大(或者电压衰减值大)、以及时间常数大等电路特性的放大电路。
背景技术：
自从第一个晶体管的发明以来，人类便进入了所谓的电子时代，而伴随着各种电子电路理论的发展以及半导体制作工艺技术的日新月异，电路设计工作也日趋复杂及专业分工。在各种基础电路架构当中，放大电路向来是非常重要的一部分，放大电路依据应用的不同而包含有信号放大及功率放大等功能，而其中则以信号放大电路最为常见。
请参阅图1，图1中显示公知技术中利用一运算放大器(OperationalAmplifier)进行信号放大的放大电路的示意图。图1中的放大电路包含有一运算放大器，其具有一正输入端、一负输入端、及一输出端(在此所述运算放大器只具有一个输出端，然而图1中的运算放大器亦可为一差动放大器(Differential Amplifier)，并以该差动放大器的正输出端作为图1中该运算放大器的输出端)；一阻抗Z1，其一端电连接于该负输入端，另一端则电连接于一输入电压信号Vi；以及一阻抗Z2，其一端电连接于该负输入端，而另一端则电连接于该输出端；而其中位于该输出端上的信号为一输出电压信号Vo。请注意，图1中该运算放大器的正输入端连接于一接地端，而在理想状况下，由于运算放大器通常具有一趋近于无限大的输入阻抗，因此并不会有电流流经该运算放大器的二输入端，而使得该负输入端为虚拟接地(Virtual Ground)。
于图1所示的放大电路的电路组态之下，可进行以下的公式推导由于该运算放大器的负输入端为虚拟接地，故该运算放大器的负输入端上的电压值是为0V。如此则经由阻抗Z1流向该负输入端的电流可表示为I1＝(Vi-0)/Z1，同样地，经由阻抗Z2流向该负输入端的电流则可表示为I2＝(Vo-0)/Z2。而又由于并不会有电流流入该运算放大器的负输入端，则可得到以下的等式I1+I2＝0，再经过推导，则可得到如下所示的公式一Vo/Vi＝-Z2/Z1公式一在一般的放大电路的应用中，为了得到较佳的信号品质及频率响应等电路特性，通常希望放大电路能够具有等效输入阻抗大、电压增益值大(或者电压衰减值大)、以及时间常数大(Large Time Constant)等电路特性，而在公知技术中为了达到这些目标，会在阻抗Z1及阻抗Z2的位置放入不同的电阻性阻抗(Resistive Impedance)、电容性阻抗(Capacitive Impedance)、或电感性阻抗(Inductive Impedance)，并利用各种不同的组合以经过公式一的推导，以达到上述各种不同的电路特性的要求。
然而，为了达到上述的目标，上述的各种无源元件(如电阻、电容、电感等)均需要相当大的数值，而于集成电路的制作工艺当中，制造大数值的无源元件将耗费非常大的电路面积，如此则将使得集成电路制造的成本大幅增加。
发明内容
因此本发明的主要目的在于提供一种放大电路，以解决上述公知的问题。
根据本发明的一个方面，揭露一种放大电路，其包含有一差动放大器具有一正输入端、一负输入端、一正输出端、及一负输出端；一第一输入阻抗，其一端电连接于该负输入端，另一端电连接于一第一输入信号；一第二输入阻抗，其一端电连接于该正输入端，另一端电连接于该第一输入信号；一第三输入阻抗，其一端电连接于该负输入端，另一端电连接于一第二输入信号，该第三输入阻抗是与该第二输入阻抗实质上相同；一第四输入阻抗，其一端电连接于该正输入端，另一端电连接于该第二输入信号，该第四输入阻抗是与该第一输入阻抗实质上相同；一第一输出阻抗，其一端电连接于该负输入端，另一端电连接于该正输出端；一第二输出阻抗，其一端电连接于该负输入端，另一端电连接于该负输出端；一第三输出阻抗，其一端电连接于该正输入端，另一端电连接于该正输出端，该第三输出阻抗是与该第二输出阻抗实质上相同；以及一第四输出阻抗，其一端电连接于该正输入端，另一端电连接于该负输出端，该第四输出阻抗是与该第一输出阻抗实质上相同；其中位于该正输出端上的信号为一第一输出信号，位于该负输出端上的信号为一第二输出信号。
根据本发明的另一方面，也揭露一种放大电路，其包含有一运算放大器具有一正输入端、一负输入端、及一输出端，该负输入端是电连接于一直流电压源；一第一输入阻抗，其一端电连接于该负输入端，另一端电连接于一第一输入信号；一第二输入阻抗，其一端电连接于该正输入端，另一端电连接于该第一输入信号；以及一第一输出阻抗，其一端电连接于该负输入端，另一端电连接于该正输出端；其中位于该正输出端上的信号为一第一输出信号。
根据本发明的又一方面，也揭露一种放大电路，其包含有一差动放大器，该差动放大器具有一正输入端、一负输入端、一正输出端、及一负输出端；一第一输入阻抗，为一电阻性阻抗，其一端电连接于该负输入端，另一端电连接于一第一输入信号；一第二输入阻抗，为一电阻性阻抗，其一端电连接于该正输入端，另一端电连接于一第二输入信号，该第四输入阻抗与该第一输入阻抗实质上相同；一第一输出阻抗，为一电阻性阻抗，其一端电连接于该负输入端，另一端电连接于该正输出端；一第二输出阻抗，为一电阻性阻抗，其一端电连接于该负输入端，另一端电连接于该负输出端；一第三输出阻抗，为一电阻性阻抗，其一端电连接于该正输入端，另一端电连接于该正输出端，该第三输出阻抗与该第二输出阻抗实质上相同；以及一第四输出阻抗，为一电阻性阻抗，其一端电连接于该正输入端，另一端电连接于该负输出端，该第四输出阻抗与该第一输出阻抗实质上相同；其中该正输出端用于输出一第一输出信号，该负输出端用于输出一第二输出信号，通过控制该第一输出阻抗、该第二输出阻抗、该第三输出阻抗及该第四输出阻抗的阻抗值，以使得该放大电路具有一高电压增益值。
根据本发明的又一方面，也揭露一种放大电路，其包含有一差动放大器，该差动放大器具有一正输入端、一负输入端、一正输出端、及一负输出端；一第一输入阻抗，为一电阻性阻抗，其一端电连接于该负输入端，另一端电连接于一第一输入信号；一第二输入阻抗，为一电阻性阻抗，其一端电连接于该正输入端，另一端电连接于该第一输入信号；一第三输入阻抗，为一电阻性阻抗，其一端电连接于该负输入端，另一端电连接于一第二输入信号，该第三输入阻抗与该第二输入阻抗实质上相同；一第四输入阻抗，为一电阻性阻抗，其一端电连接于该正输入端，另一端电连接于该第二输入信号，该第四输入阻抗与该第一输入阻抗实质上相同；一第一输出阻抗，为一电阻性阻抗，其一端电连接于该负输入端，另一端电连接于该正输出端；以及一第二输出阻抗，为一电阻性阻抗，其一端电连接于该正输入端，另一端电连接于该负输出端，该第四输出阻抗与该第一输出阻抗实质上相同；其中该正输出端用于输出一第一输出信号，该负输出端用于输出一第二输出信号，通过控制该第一输入阻抗、该第二输入阻抗、该第三输入阻抗及该第四输入阻抗的阻抗值，以使得该放大电路具有一高电压衰减值。
根据本发明的又一方面，也揭露一种放大电路，其包含有一差动放大器，该差动放大器具有一正输入端、一负输入端、一正输出端、及一负输出端；一第一输入阻抗，为一电阻性阻抗，其一端电连接于该负输入端，另一端电连接于一第一输入信号；一第二输入阻抗，为一电阻性阻抗，其一端电连接于该正输入端，另一端电连接于该第一输入信号；一第三输入阻抗，为一电阻性阻抗，其一端电连接于该负输入端，另一端电连接于一第二输入信号，该第三输入阻抗与该第二输入阻抗实质上相同；一第四输入阻抗，为一电阻性阻抗，其一端电连接于该正输入端，另一端电连接于该第二输入信号，该第四输入阻抗与该第一输入阻抗实质上相同；一第一输出阻抗，为一电容性阻抗，其一端电连接于该负输入端，另一端电连接于该正输出端；以及一第二输出阻抗，为一电容性阻抗，其一端电连接于该正输入端，另一端电连接于该负输出端，该第四输出阻抗与该第一输出阻抗实质上相同；其中该正输出端用于输出一第一输出信号，该负输出端用于输出一第二输出信号，通过控制该第一输入阻抗、该第二输入阻抗、该第三输入阻抗及该第四输入阻抗的阻抗值，以使得该放大电路具有一大时间常数。
根据本发明的又一方面，也揭露一种放大电路，其包含有一差动放大器，该差动放大器具有一正输入端、一负输入端、一正输出端、及一负输出端；一第一输入阻抗，为一电容性阻抗，其一端电连接于该负输入端，另一端电连接于一第一输入信号；一第二输入阻抗，为一电容性阻抗，其一端电连接于该正输入端，另一端电连接于一第二输入信号，该第四输入阻抗与该第一输入阻抗实质上相同；一第一输出阻抗，为一电阻性阻抗，其一端电连接于该负输入端，另一端电连接于该正输出端；一第二输出阻抗，为一电阻性阻抗，其一端电连接于该负输入端，另一端电连接于该负输出端；一第三输出阻抗，为一电阻性阻抗，其一端电连接于该正输入端，另一端电连接于该正输出端，该第三输出阻抗与该第二输出阻抗实质上相同；以及一第四输出阻抗，为一电阻性阻抗，其一端电连接于该正输入端，另一端电连接于该负输出端，该第四输出阻抗与该第一输出阻抗实质上相同；其中该正输出端用于输出一第一输出信号，该负输出端用于输出一第二输出信号，通过控制该第一输入阻抗、该第二输入阻抗、该第三输入阻抗及该第四输入阻抗的阻抗值，以使得该放大电路具有一大时间常数。
本发明的放大电路是将多个阻抗元件分别电连接于输入信号及该放大器的输入端之间，并电连接于该放大器的输入端及输出端之间，能够在不使用大数值的阻抗元件的情形下，利用调整该等阻抗元件的数值及特性，以达到能够在不同的阻抗元件组合下分别具有等效输入阻抗大、电压增益值大(或者电压衰减值大)、以及时间常数大等电路特性的目的。
图1为公知技术中利用一运算放大器进行信号放大的放大电路的示意图。
图2为本发明的放大电路的示意图。
图3为本发明的第一种开关电容电路(Switch Capacitor Circuit)的示意图。
图4为图3中的开关电容电路的电路示意图。
图5为本发明的第二种开关电容电路的示意图。
图6为图5中的开关电容电路的电路示意图。
图7为本发明的放大电路的示意图。
附图的符号说明10、60放大电路20差动放大器12、14、16、18、62、64输入阻抗22、24、26、28、66输出阻抗30、40开关电容电路
32、42电容34、36、44、46、48、50开关70运算放大器具体实施方式
请参阅图2，图2中显示本发明的放大电路10的示意图。放大电路10包含有一差动放大器20具有一正输入端、一负输入端(如图2中差动放大器20左侧的+、-号所示)、一正输出端、及一负输出端(如图2中差动放大器20右侧的+、-号所示)；一第一输入阻抗12，其一端电连接于该负输入端，另一端电连接于一第一输入信号Vi1；一第二输入阻抗14，其一端电连接于该正输入端，另一端电连接于第一输入信号Vi1；一第三输入阻抗16，其一端电连接于该负输入端，另一端电连接于一第二输入信号Vi2，请注意，第三输入阻抗16是与第二输入阻抗14为实质上相同(Substantially the same)的阻抗元件，亦即此二者的电路特性及数值相同；一第四输入阻抗18，其一端电连接于该正输入端，另一端电连接于第二输入信号Vi2，而第四输入阻抗18则与第一输入阻抗12实质上相同；一第一输出阻抗22，其一端电连接于该负输入端，另一端电连接于该正输出端；一第二输出阻抗24，其一端电连接于该负输入端，另一端电连接于该负输出端；一第三输出阻抗26，其一端电连接于该正输入端，另一端电连接于该正输出端，第三输出阻抗26是与第二输出阻抗24实质上相同；以及一第四输出阻抗28，其一端电连接于该正输入端，另一端电连接于该负输出端，第四输出阻抗28则与第一输出阻抗22实质上相同。本实施例中是将位于该正输出端上的信号设为一第一输出信号Vo1，并将位于该负输出端上的信号设为一第二输出信号Vo2。
请注意，本实施例中，依据实际上设计的需要，第一输入阻抗12、第二输入阻抗14、第三输入阻抗16、第四输入阻抗18、第一输出阻抗22、第二输出阻抗24、第三输出阻抗26、或者第四输出阻抗28可以为电阻性阻抗(Resistive Impedance)、电容性阻抗(Capacitive Impedance)、或者电感性阻抗(Inductive Impedance)，以达到不同的目的。
接下来将说明本发明的放大电路10为分别达到高等效输入阻抗、高电压增益值(或者是高电压衰减值)、以及大时间常数等目标时各个阻抗的设定。接下来的说明当中，由于一般放大电路于应用时是使用差动模式(Differential Mode)操作，则将第一输入信号Vi1的值设定为一输入电压值Vi，第二输入信号Vi2的值设定为一输入电压值-Vi，并将第一输出信号Vo1的值设定为Vo，第二输出信号Vo2的值设定为-Vo，同时将差动放大器20的正输入端及负输入端假设为虚拟接地(即0V)，且差动放大器20的输入阻抗趋近于无限大(即电流不会流入其输入端)，以利说明。
若欲得到一高等效输入阻抗，则于放大电路10中将第一输入阻抗12及第四输入阻抗18设定成数值为Ri的电阻性阻抗，并将第二输入阻抗14及第三输入阻抗16设定成数值为Ri(1+α)的电阻性阻抗，其中|α|＜＜1，也就是说，第一输入阻抗12的值与第二输入阻抗14的值十分接近，第三输入阻抗16的值与第四输入阻抗18的值十分接近。在此设定之下，检视流经差动放大器20的负输入端的电流i1的关系式可得到以下等式Vi1-0Ri+Vi2-0Ri(1+α)=i1]]>由于第一输入信号Vi1等于Vi，第二输入信号Vi2等于-Vi，而在此电流i1即为一输入电流ii，故经过推导上述等式会变成Viii=Ri(1+α)α≅Riα]]>∵|α|＜＜1公式二如公式二所示，输入电压Vi及输入电流ii的比值(即等效输入阻抗的值)是近似于Ri/α，而由于α的绝对值是远小于1，故可知于本发明的放大电路10的组态下，图2中的等效输入阻抗可为一十分大的数值。在此须注意的是，若检视流经差动放大器20的正输入端的电流的关系式亦会得到相同的结果，故不在此重复说明。
若欲得到一高电压增益值，则于放大电路10中将第一输入阻抗12及第四输入阻抗18设定成数值为Ri的电阻性阻抗，也将第二输入阻抗14及第三输入阻抗16设定成实质上趋近于无限大，同时将第一输出阻抗22及第四输出阻抗28设定成数值为Rf的电阻性阻抗，并将第二输出阻抗24及第三输出阻抗26设定成数值为Rf(1+β)的电阻性阻抗，其中|β|＜＜1，也就是说，第一输出阻抗22的值与第二输出阻抗24的值十分接近，第三输出阻抗26的值与第四输出阻抗28的值十分接近。在此设定之下，检视流经差动放大器20的负输入端的电流i1的关系式可得到以下等式
Vi1-0Ri=-(Vo1-0Rf+Vo2-0Rf(1+β))]]>由于第一输入信号Vi1等于Vi，且第一输出信号Vo1等于Vo，第二输出信号Vo2等于-Vo，故经过推导上述等式会变成VoVi=-RfRi×1β/1+β≅-(RfRi)(1β)]]>∵|β|＜＜1公式三如公式三所示，输入电压Vi及输出电压Vo的比值(即电压增益值)是近似于(Rf/Ri)/β，而由于β的绝对值是远小于1，故可知于本发明的放大电路10的组态下，图2中的电压增益值可为一十分大的数值。在此须注意的是，若检视流经差动放大器20的正输入端的电流的关系式亦会得到相同的结构，故不在此重复说明。
若欲得到一高电压衰减值，则于放大电路10中将第一输入阻抗12及第四输入阻抗18设定成数值为Ri的电阻性阻抗，并将第二输入阻抗14及第三输入阻抗16设定成数值为Ri(1+α)的电阻性阻抗，其中|α|＜＜1，也就是说，第一输入阻抗12的值与第二输入阻抗14的值十分接近，第三输入阻抗16的值与第四输入阻抗18的值十分接近，同时将第一输出阻抗22及第四输出阻抗28设定成数值为Rf的电阻性阻抗，并将第二输出阻抗24及第三输出阻抗26设定成实质上趋近于无限大。在此设定之下，检视流经差动放大器20的负输入端的电流ii的关系式可得到以下等式Vi1-0Ri+Vi2-0Ri(1+α)=-(Vo1-0Rf)]]>由于第一输入信号Vi1等于Vi，第二输入信号Vi2等于-Vi，且第一输出信号Vo1等于Vo，故经过推导上述等式会变成VoVi=-RfRi×α1+α≅-(RfRi)α]]>∵|α|＜＜1公式四如公式四所示，输入电压Vi及输出电压Vo的比值的绝对值(即电压增益值)是近似于(Rf/Ri)α，而由于α的绝对值是远小于1，故可知于本发明的放大电路10的组态下，图2中的电压增益值可为一十分小的数值，也就是说，图2中的电压衰减值为一十分大的数值。在此须注意的是，若检视流经差动放大器20的正输入端的电流的关系式亦会得到相同的结构，故不在此重复说明。
若欲得到一大时间常数，则有以下两种实施方式第一种实施方式是于放大电路10中将第一输入阻抗12及第四输入阻抗18设定成数值为Ri的电阻性阻抗，并将第二输入阻抗14及第三输入阻抗16设定成数值为Ri(1+α)的电阻性阻抗，其中|α|＜＜1，也就是说，第一输入阻抗12的值与第二输入阻抗14的值十分接近，第三输入阻抗16的值与第四输入阻抗18的值十分接近，同时将第一输出阻抗22及第四输出阻抗28设定成数值为1/sC的电容性阻抗，并将第二输出阻抗24及第三输出阻抗26设定成实质上趋近于无限大。在此设定之下，检视流经差动放大器20的负输入端的电流i1的关系式可得到以下等式Vi-0Ri+Vi2-0Ri(1+α)=-(Vo1-01/sC)]]>由于第一输入信号Vi1等于Vi，第二输入信号Vi2等于-Vi，且第一输出信号Vo1等于Vo，故经过推导上述等式会变成VoVi=-1/sCRi×α1+α≅-(1s(RiC/α))]]>∵|α|＜＜1公式五如公式五所示，时间常数的值是近似于RiC/α，而由于α的绝对值是远小于1，故可知于本发明的放大电路10的组态下，图2中的时间常数值可为一十分大的数值。在此须注意的是，若检视流经差动放大器20的正输入端的电流的关系式亦会得到相同的结果，故不在此重复说明。
而第二种实施方式是在放大电路10中将第一输入阻抗12及第四输入阻抗18设定成数值为1/sC的电容性阻抗，并将第二输入阻抗14及第三输入阻抗16设定成实质上趋近于无限大，同时将第一输出阻抗22及第四输出阻抗28设定成数值为Rf的电阻性阻抗，并将第二输出阻抗24及第三输出阻抗26设定成数值为Rf(1+β)的电阻性阻抗，其中|β|＜＜1，也就是说，第一输出阻抗22的值与第二输出阻抗24的值十分接近，第三输出阻抗26的值与第四输出阻抗28的值十分接近。在此设定之下，检视流经差动放大器20的负输入端的电流i1的关系式可得到以下等式Vi1-01/sC=-(Vo1-0Rf+Vo2-0Rf(1+β))]]>由于第一输入信号Vi1等于Vi，且第一输出信号Vo1等于Vo，第二输出信号Vo2等于-Vo，故经过推导上述等式会变成
VoVi=-Rf1/sC×1β/1+β≅-s(RfC/β)]]>∵|β|＜＜1公式六如公式六所示，时间常数的值近似于RiC/β，而由于β的绝对值是远小于1，故可知于本发明的放大电路10的组态下，图2中的时间常数值可为一十分大的数值。在此须注意的是，若检视流经差动放大器20的正输入端的电流的关系式亦会得到相同的结果，故不在此重复说明。
为了在集成电路中非常精确地制造出二个非常接近的电阻性阻抗，如上述的Ri及Ri(1+α)或者Rf及Rf(1+β)，而使得α及β的值为所需要的值，在本发明的实施例中将揭露以下两种利用开关电容电路来实现第一输入阻抗12、第二输入阻抗14、第三输入阻抗16、第四输入阻抗18、第一输出阻抗22、第二输出阻抗24、第三输出阻抗26、或者第四输出阻抗28的实施方式关于第一种实施方式请参阅图3，图3中显示本发明的第一种开关电容电路30的示意图。开关电容电路30包含有一电容32，电连接于一第一节点N1及一接地端之间，用来储存电荷；一第一开关34，其一端电连接于第一节点N2，另一端是作为开关电容电路30的一端点A；以及一第二开关36，其一端电连接于第一节点N1，另一端是作为开关电容电路30的另一端点B。请注意，于实际操作时，第一开关34及第二开关36开启的时间不相互重叠，且第一开关34及第二开关36开启的时间长度相等。
请参阅图4，图4中显示图3的开关电容电路30的实际电路图。于图4中，第一开关34及第二开关36为同类型开关(于图4中均为NMOS晶体管)，第一开关34由一第一周期信号ψ1所控制，第二开关36由一第二周期信号ψ2所控制，第一周期信号ψ1及第二周期信号ψ2的主动态(Active State)不相互重叠，且第一周期信号ψ1及第二周期信号ψ2的工作周期(Duty Cycle)相同。在图4中由于第一开关34及第二开关36为NMOS晶体管，故第一周期信号ψ1及第二周期信号ψ2是为高态主动(Active High)，也就是说，当周期信号为高电压准位时，开关呈现开启状态。
图4中的开关电容电路30的操作方式将于以下说明。在此假设开关电容电路30的其中一端点A电连接于一等效电压源，首先第一周期信号ψ1会被设为高电压准位，此时第二周期信号ψ2将会被设为低电压准位，如此则第一开关34会被开启而第二开关36会被关闭，此时从端点A经由第一开关34及电容32至接地端将形成一充电路径，而该等效电压源将会于第一周期信号ψ1被设为高电压准位(即主动)的期间对电容32进行充电，使得电容32储存电荷。接下来第二周期信号ψ2会被设为高电压准位，此时第一周期信号ψ1则会被设为低电压准位，如此则第一开关34会被关闭而第二开关36会被开启，此时从接地端经由电容32及第二开关36至端点B将形成一放电路径，而电容32中于先前所储存的电荷则会经由接地端进行放电并于端点B产生相对应的一电流。如果第一周期信号ψ1及第二周期信号ψ2的频率比起使用放大电路10的集成电路的操作频率要来得高得多，则开关电容电路30将可被视为等效于一电阻性阻抗(因其在端点A接受该等效电压源的驱动即在端点B产生一电流)。
若电容32的电容值为C1而第一周期信号ψ1及第二周期信号ψ2的周期为T，则图4中的开关电容电路30在端点A及端点B之间的阻抗值可表示为T/C1。由于在目前的数字电路设计技术中，对周期信号的周期及工作周期进行十分精确的控制相对来说并不困难，故欲产生上述十分接近的二阻抗值，如Ri及Ri(1+α)或者Rf及Rf(1+β)，仅需对图4中的开关电容电路30的第一周期信号ψ1及第二周期信号ψ2的周期进行适当的控制即可。
至于第二种实施方式请参阅图5，图5中显示本发明的第二种开关电容电路40的示意图。开关电容电路包含有一电容42，电连接于一第一节点N1及一第二节点N2之间，用来储存电荷；一第一开关44，其一端电连接于第一节点N1，另一端是作为开关电容电路40的一端点A；一第二开关46，其一端电连接于第一节点N1，另一端电连接于一接地端；一第三开关48，其一端电连接于第二节点N2，另一端是作为开关电容电路40的另一端点B；以及一第四开关，其一端电连接于第二节点N2，另一端电连接于该接地端。请注意，实际操作时，第一开关44及第四开关50同时开启，第二开关46及第三开关48同时开启，第一开关44及第四开关50开启的时间与第二开关46及第三开关48开启的时间不相互重叠，且第一开关44及第四开关50开启的时间长度与第二开关46及第三开关48开启的时间长度相等。
请参阅图6，图6中显示图5的开关电容电路30的实际电路图。于图6中，第一开关44、第二开关46、第三开关48、及第四开关50是为同类型开关(于图6中均为NMOS晶体管)，第一开关44及第四开关50由一第一周期信号ψ1所控制，第二开关46及第三开关48由一第二周期信号ψ2所控制，第一周期信号ψ1及第二周期信号ψ2的主动态不相互重叠，且第一周期信号ψ1及第二周期信号ψ2的工作周期相同。于图6中由于第一开关44、第二开关46、第三开关48、及第四开关50为NMOS晶体管，故第一周期信号ψ1及第二周期信号ψ2为高态主动，也就是说，当周期信号为高电压准位时，开关呈现开启状态。
图6中的开关电容电路40的操作方式将于以下说明。在此假设开关电容电路40的其中一端点A电连接于一等效电压源，首先第一周期信号ψ1会被设为高电压准位，此时第二周期信号ψ2将会被设为低电压准位，如此则第一开关44及第四开关50会被开启而第二开关46及第三开关48会被关闭，此时从端点A经由第一开关44、电容42及第四开关50至接地端将形成一充电路径，而该等效电压源将会于第一周期信号ψ1被设为高电压准位(即主动)的期间对电容42进行充电，使得电容42储存电荷。接下来第二周期信号ψ2会被设为高电压准位，此时第一周期信号ψ1则会被设为低电压准位，如此则第一开关44及第四开关50会被关闭而第二开关46及第三开关48会被开启，此时从接地端经由第二开关46、电容42及第三开关48至端点B将形成一放电路径，而电容42中于先前所储存的电荷则会经由接地端进行放电并于端点B产生相对应的一电流。如果第一周期信号ψ1及第二周期信号ψ2的频率比起使用放大电路10的集成电路的操作频率要来得高得多，则开关电容电路40将可被视为等效于一电阻性阻抗(因其在端点A接受该等效电压源的驱动即在端点B产生一电流)。
若电容42的电容值为C2而第一周期信号ψ1及第二周期信号ψ2的周期为T，则图6中的开关电容电路40在端点A及端点B之间的阻抗值可表示为T/C2。由于目前的数字电路设计技术中，对周期信号的周期及工作周期进行十分精确的控制相对来说并不困难，故欲产生上述十分接近的二阻抗值，如Ri及Ri(1+α)或者Rf及Rf(1+β)，仅需对图6中的开关电容电路40的第一周期信号ψ1及第二周期信号ψ2的周期进行适当的控制即可。
除了如图2中所示的差动模式的应用之外，本发明的放大电路的概念亦可使用于单端模式(Single-Ended Mode)，请参阅图7。图7中显示本发明的放大电路60的示意图。放大电路60包含有一运算放大器70具有一正输入端、一负输入端(如图7中运算放大器70左侧的+、-号所示)及一输出端，其中本实施例中该正输入端是电连接于一直流电压源(通常为0V)以提供偏压。请注意，于图7中的运算放大器70是使用一差动放大器，并以该差动放大器的正输出端(如图7中运算放大器70右侧的+号所示)作为运算放大器70的输出端；一第一输入阻抗62，其一端电连接于该负输入端，另一端电连接于一第一输入信号Vi1；一第二输入阻抗64，其一端电连接于该负输入端，另一端电连接于一第二输入信号Vi2；以及一第一输出阻抗66，其一端电连接于该负输入端，另一端电连接于该输出端。于本实施例中是将位于该输出端上的信号设为一第一输出信号Vo1。
请注意，本实施例中，依据实际上设计的需要，第一输入阻抗62、第二输入阻抗64、或者第一输出阻抗66可以为电阻性阻抗(ResistiveImpedance)、电容性阻抗(Capacitive Impedance)、或者电感性阻抗(InductiveImpedance)，以达到不同的目的。
图7中所示本发明的放大电路60亦如图2中所示的放大电路10，经由适当的第一输入阻抗62、第二输入阻抗64、以及第一输出阻抗66的种类及数值的设定，经过如前述的公式二、公式四、及公式五的推导，即可达到高等效输入阻抗、高电压衰减值、及大时间常数的目标，关于上述公式的推导是与图2中所示的放大电路10的说明十分相似，故不在此处重复说明，然而在此处须注意的是，前述的公式二、公式四、及公式五的推导中所使用的第一输入阻抗12、第二输入阻抗14、以及第一输出阻抗22，在本实施例当中是使用第一输入阻抗62、第二输入阻抗64、以及第一输出阻抗66来取代。
同样地，为了在集成电路中非常精确地制造出二个非常接近的电阻性阻抗，如上述的Ri及Ri(1+α)或者Rf及Rf(1+β)，而使得α及β的值为所需要的值，在本发明的实施例中将使用如前所述的两种利用开关电容电路来实现放大电路60中的第一输入阻抗62、第二输入阻抗64、或者第一输出阻抗66的实施方式，亦即于图3及图4中所示的开关电容电路30、与于图5及图6中所示的开关电容电路40。关于开关电容电路30及开关电容电路40在放大电路60中的应用说明是与前述者实质上相同，故不在此处重复说明。
相比较于公知技术中的放大电路，本发明的放大电路是将多个阻抗元件分别电连接于输入信号及该放大器的输入端之间，并电连接于该放大器的输入端及输出端之间，能够在不使用大数值的阻抗元件的情形下，利用调整该等阻抗元件的数值及特性，以达到该放大电路能够在不同的阻抗元件组合下分别具有等效输入阻抗大、电压增益值大(或者电压衰减值大)、以及时间常数大等电路特性的目的。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求书所做的等同变化与修饰，均属于本发明专利的涵盖范围。
权利要求
1.一种放大电路，其包含有一差动放大器，该差动放大器具有一正输入端、一负输入端、一正输出端、及一负输出端；一第一输入阻抗，其一端电连接于该负输入端，另一端电连接于一第一输入信号；一第二输入阻抗，其一端电连接于该正输入端，另一端电连接于该第一输入信号；一第三输入阻抗，其一端电连接于该负输入端，另一端电连接于一第二输入信号，该第三输入阻抗是与该第二输入阻抗实质上相同；一第四输入阻抗，其一端电连接于该正输入端，另一端电连接于该第二输入信号，该第四输入阻抗与该第一输入阻抗实质上相同；一第一输出阻抗，其一端电连接于该负输入端，另一端电连接于该正输出端；一第二输出阻抗，其一端电连接于该负输入端，另一端电连接于该负输出端；一第三输出阻抗，其一端电连接于该正输入端，另一端电连接于该正输出端，该第三输出阻抗与该第二输出阻抗实质上相同；以及一第四输出阻抗，其一端电连接于该正输入端，另一端电连接于该负输出端，该第四输出阻抗与该第一输出阻抗实质上相同；其中该正输出端用于输出一第一输出信号，该负输出端用于输出一第二输出信号。
2.如权利要求1所述的放大电路，其中该第一输入阻抗、该第二输入阻抗、该第三输入阻抗、该第四输入阻抗、该第一输出阻抗、该第二输出阻抗、该第三输出阻抗、或者该第四输出阻抗可为电阻性阻抗。
3.如权利要求2所述的放大电路，其中该电阻性阻抗为一开关电容电路，该开关电容电路包含有一电容，电连接于一第一节点及一接地端之间；一第一开关，其一端电连接于该第一节点，另一端是作为该开关电容电路的一端点；以及一第二开关，其一端电连接于该第一节点，另一端是作为该开关电容电路的另一端点；其中该第一开关及该第二开关交互地开启。
4.如权利要求2所述的放大电路，其中该电阻性阻抗为一开关电容电路，该开关电容电路包含有一电容，电连接于一第一节点及一第二节点之间；一第一开关，其一端电连接于该第一节点，另一端作为该开关电容电路的一端点；一第二开关，其一端电连接于该第一节点，另一端电连接于一接地端；一第三开关，其一端电连接于该第二节点，另一端作为该开关电容电路的另一端点；以及一第四开关，其一端电连接于该第二节点，另一端电连接于该接地端；其中该第一开关及该第四开关同时开启，该第二开关及该第三开关同时开启，该第一开关及该第四开关与该第二开关及该第三开关交互地开启。
5.如权利要求1所述的放大电路，其中该第一输入阻抗、该第二输入阻抗、该第三输入阻抗、该第四输入阻抗、该第一输出阻抗、该第二输出阻抗、该第三输出阻抗、或者该第四输出阻抗可为电容性阻抗。
6.如权利要求1所述的放大电路，其中该第一输入阻抗、该第二输入阻抗、该第三输入阻抗、该第四输入阻抗、该第一输出阻抗、该第二输出阻抗、该第三输出阻抗、或者该第四输出阻抗可为电感性阻抗。
7.一种放大电路，其包含有一运算放大器，该运算放大器具有一正输入端、一负输入端、及一输出端，该正输入端电连接于一直流电压源；一第一输入阻抗，其一端电连接于该负输入端，另一端电连接于一第一输入信号；一第二输入阻抗，其一端电连接于该负输入端，另一端电连接于一第二输入信号；以及一第一输出阻抗，其一端电连接于该负输入端，另一端电连接于该输出端；其中该输出端用于输出一第一输出信号。
8.一种放大电路，其包含有一差动放大器，该差动放大器具有一正输入端、一负输入端、一正输出端、及一负输出端；一第一输入阻抗，为一电阻性阻抗，其一端电连接于该负输入端，另一端电连接于一第一输入信号；一第二输入阻抗，为一电阻性阻抗，其一端电连接于该正输入端，另一端电连接于一第二输入信号，该第四输入阻抗与该第一输入阻抗实质上相同；一第一输出阻抗，为一电阻性阻抗，其一端电连接于该负输入端，另一端电连接于该正输出端；一第二输出阻抗，为一电阻性阻抗，其一端电连接于该负输入端，另一端电连接于该负输出端；一第三输出阻抗，为一电阻性阻抗，其一端电连接于该正输入端，另一端电连接于该正输出端，该第三输出阻抗与该第二输出阻抗实质上相同；以及一第四输出阻抗，为一电阻性阻抗，其一端电连接于该正输入端，另一端电连接于该负输出端，该第四输出阻抗与该第一输出阻抗实质上相同；其中该正输出端用于输出一第一输出信号，该负输出端用于输出一第二输出信号，通过控制该第一输出阻抗、该第二输出阻抗、该第三输出阻抗及该第四输出阻抗的阻抗值，以使得该放大电路具有一高电压增益值。
9.一种放大电路，其包含有一差动放大器，该差动放大器具有一正输入端、一负输入端、一正输出端、及一负输出端；一第一输入阻抗，为一电阻性阻抗，其一端电连接于该负输入端，另一端电连接于一第一输入信号；一第二输入阻抗，为一电阻性阻抗，其一端电连接于该正输入端，另一端电连接于该第一输入信号；一第三输入阻抗，为一电阻性阻抗，其一端电连接于该负输入端，另一端电连接于一第二输入信号，该第三输入阻抗与该第二输入阻抗实质上相同；一第四输入阻抗，为一电阻性阻抗，其一端电连接于该正输入端，另一端电连接于该第二输入信号，该第四输入阻抗与该第一输入阻抗实质上相同；一第一输出阻抗，为一电阻性阻抗，其一端电连接于该负输入端，另一端电连接于该正输出端；以及一第二输出阻抗，为一电阻性阻抗，其一端电连接于该正输入端，另一端电连接于该负输出端，该第四输出阻抗与该第一输出阻抗实质上相同；其中该正输出端用于输出一第一输出信号，该负输出端用于输出一第二输出信号，通过控制该第一输入阻抗、该第二输入阻抗、该第三输入阻抗及该第四输入阻抗的阻抗值，以使得该放大电路具有一高电压衰减值。
10.一种放大电路，其包含有一差动放大器，该差动放大器具有一正输入端、一负输入端、一正输出端、及一负输出端；一第一输入阻抗，为一电阻性阻抗，其一端电连接于该负输入端，另一端电连接于一第一输入信号；一第二输入阻抗，为一电阻性阻抗，其一端电连接于该正输入端，另一端电连接于该第一输入信号；一第三输入阻抗，为一电阻性阻抗，其一端电连接于该负输入端，另一端电连接于一第二输入信号，该第三输入阻抗与该第二输入阻抗实质上相同；一第四输入阻抗，为一电阻性阻抗，其一端电连接于该正输入端，另一端电连接于该第二输入信号，该第四输入阻抗与该第一输入阻抗实质上相同；一第一输出阻抗，为一电容性阻抗，其一端电连接于该负输入端，另一端电连接于该正输出端；以及一第二输出阻抗，为一电容性阻抗，其一端电连接于该正输入端，另一端电连接于该负输出端，该第四输出阻抗与该第一输出阻抗实质上相同；其中该正输出端用于输出一第一输出信号，该负输出端用于输出一第二输出信号，通过控制该第一输入阻抗、该第二输入阻抗、该第三输入阻抗及该第四输入阻抗的阻抗值，以使得该放大电路具有一大时间常数。
11.一种放大电路，其包含有一差动放大器，该差动放大器具有一正输入端、一负输入端、一正输出端、及一负输出端；一第一输入阻抗，为一电容性阻抗，其一端电连接于该负输入端，另一端电连接于一第一输入信号；一第二输入阻抗，为一电容性阻抗，其一端电连接于该正输入端，另一端电连接于一第二输入信号，该第四输入阻抗与该第一输入阻抗实质上相同；一第一输出阻抗，为一电阻性阻抗，其一端电连接于该负输入端，另一端电连接于该正输出端；一第二输出阻抗，为一电阻性阻抗，其一端电连接于该负输入端，另一端电连接于该负输出端；一第三输出阻抗，为一电阻性阻抗，其一端电连接于该正输入端，另一端电连接于该正输出端，该第三输出阻抗与该第二输出阻抗实质上相同；以及一第四输出阻抗，为一电阻性阻抗，其一端电连接于该正输入端，另一端电连接于该负输出端，该第四输出阻抗与该第一输出阻抗实质上相同；其中该正输出端用于输出一第一输出信号，该负输出端用于输出一第二输出信号，通过控制该第一输入阻抗、该第二输入阻抗、该第三输入阻抗及该第四输入阻抗的阻抗值，以使得该放大电路具有一大时间常数。
全文摘要
一种放大电路，包含有一放大器具有一正输入端、一负输入端、一正输出端、一负输出端；一第一输入阻抗，连接于该负输入端及一第一输入信号间；一第二输入阻抗，连接于该正输入端及该第一输入信号间；一第三输入阻抗，连接于该负输入端及一第二输入信号间；一第四输入阻抗，连接于该正输入端及该第二输入信号间；一第一输出阻抗，连接于该负输入端及该正输出端间；一第二输出阻抗，连接于该负输入端及该负输出端间；一第三输出阻抗，连接于该正输入端及该正输出端间；以及一第四输出阻抗，连接于该正输入端及该负输出端间。
文档编号H03F1/00GK1567716SQ0314237
公开日2005年1月19日 申请日期2003年6月10日 优先权日2003年6月10日
发明者李朝政, 张家润 申请人:瑞昱半导体股份有限公司