专利名称：快闪型模数转换器中电压阶跃的非线性分布的制作方法
技术领域：
本发明涉及一种用于将输入电压转换为数字输出的方法、设备和系统。
当前的快闪型模数(A/D)转换器的特征是，在低输入电压时，有高相对误差。因此，就需要一种方法、设备和系统，在低输入电压时，可以有效的降低快闪型A/D转换器中的数字输出的相对误差。
在第一个实施例中，本发明提供了一种快闪型模数(A/D)转换器，所述A/D转换器适于将输入电压VIN转换为数字输出，其中，VIN在A/D转换器的工作电压范围内，所述工作电压由一个最低电压VREF-和一个最高电压VREF+定义，所述A/D转换器包括N个参考电压V1，V2，...，VN，非线性地分布在VREF-和VREF+之间，按照VREF-＜V1＜V2＜...＜VN＜VREF+的顺序排列，其中N至少为3；N个比较器，基于一一对应的关系而与所述N个参考电压相关联，每个比较器都适于将VIN和与该比较器关联的参考电压进行比较，每个比较器适于生成一个反映所述二进制比较结果的二进制位；和编码器装置，用于从所述比较器生成的二进制位的分析中产生数字输出。
在第二个实施例中，本发明提供了一种方法，用于将输入电压VIN转换为一个数字输出，从而使VIN在一个最低电压VREF-和一个最高电压VREF+之间，所述方法包括提供了N个参考电压V1，V2，...，VN，非线性地分布在VREF-和VREF+之间，按照VREF-＜V1＜V2＜...＜VN＜VREF+的顺序排列，其中N至少为3；将VIN与N个参考电压中的每一个进行比较；每次所述比较都生成一个二进制位，该二进制位反映所述比较的二进制结果；从生成的二进制位的分析中产生数字输出。
在第三个实施例中，本发明提供了一种系统，用于将输入电压VIN转换为数字输出，包括K个线性快闪型模数(A/D)转换器设备Z1，Z2...，ZK，各自都有大小为ΔV1，ΔV2，...，ΔVK的参考电压阶跃，并且各个转换器分别适于将VIN转换为多位字符串S1，S2，...，SK，其中ΔV1＜ΔV2＜...＜ΔVK，并且其中K32；和编码器装置，用于组合S1，S2，...和SK以生成数字输出，其中数字输出有充足的位数以保证在S1，S2，...和SK中获得的精确度。
在第四个实施例中，本发明提供了一种方法，用于将输入电压VIN转换为数字输出，包括提供了K个线性快闪型模数(A/D)转换器设备Z1，Z2...，ZK，各自都有大小为ΔV1，ΔV2，...，ΔVK的参考电压阶跃，并且其中ΔV1＜ΔV2＜...＜ΔVK，并且其中K32；使用转换器设备Z1，Z2...，ZK，各个转换器分别将VIN转换为多位字符串S1，S2，...，SK；以及组合S1，S2，...和SK以生成数字输出，其中数字输出有充足的位数以保证在S1，S2，...和SK中获得的精确度。
本发明提供了一种方法、设备和系统，在低输入电压时，可以有效地降低快闪型A/D转换器中的数字输出的相对误差。
图1示出了根据本发明实施例的一个线性快闪型模数(A/D)转换器。
图2示出了根据本发明实施例，图1中的线性A/D转换器的数字输出与输入电压的比较。
图3示出了根据本发明实施例，图1中的采用10个输出位的线性A/D转换器的相对误差与输入电压的比较。
图4示出了根据本发明实施例的一个非线性快闪型A/D转换器。
图5示出了根据本发明实施例，一个几何A/D转换器的数字输出与输入电压的比较。
图6示出了根据本发明实施例，图5中的几何A/D转换器的相对误差与输入电压的比较。
图7示出了根据本发明实施例，去掉非必要的参考电压阶跃后，图1中的线性A/D转换器的相对误差与输入电压的比较。
图8示出了根据本发明实施例，包括两个线性快闪型A/D转换器的第一系统。
图9示出了根据本发明实施例，图8中的第一系统中相对误差与输入电压的比较。
图10示出了根据本发明实施例，包括两个快闪型线性A/D转换器的第二个系统。
图11示出了根据本发明实施例，图10中的第二系统中相对误差与输入电压的比较。
图12示出了根据本发明实施例，包括两个快闪型线性A/D转换器的第三个系统。
图13示出了根据本发明实施例，采用图12中的第三系统将输入电压转换为数字输出的转换过程流程图。
一个快闪型模数(A/D)转换器包括比较器阵列，它们将模拟输入电压与一组参考电压进行比较。在参考电压之间存在相关联的一组电压阶跃。将比较器的输出值组合为一个数字值，该值与模拟输入电压有直接关系。采用一个线性快闪型A/D转换器，参考电压线性分布，电压阶跃为恒量。采用一个非线性快闪型A/D转换器，参考电压非线性分布，电压阶跃不恒定。
图1示出了根据本发明实施例的一个线性模数(A/D)转换器10，它有一个两位的数字输出代码13，该代码由输出位11和12确定，两个输出位都包含一个0或1的二进制位。输出代码13(位11，位12)按照从左到右的次序。例如，如果位11和位12分别为1和0，则输出代码13为10b(二进制)，它等于2d(十进制)。作为一个线性转换器，在最低电压VREF-和最高电压VREF+之间，A/D转换器10包括四个串联的等值电阻器，每个电阻器都有相同的电阻值R。因此，在最低电压VREF-和最高电压VREF+之间，四个电阻是线性分布的。这就确定了三个参考电压V1，V2和V3，和四个电压阶跃，分布为VREF-＜V1＜V2＜...＜VN＜VREF+。由于A/D转换器10为线性，四个电压阶跃(V1-VREF-)，(V2-V1)，(V3-V2)和(VREF+-V3)彼此相等，从而使三个参考电压V1、V2和V3线性分布在最低电压VREF-和最高电压VREF+之间。
线性A/D转换器10还包括三个比较器C1，C2和C3，分别和三个参考电压V1，V2和V3相关联。比较器C1将输入电压VIN与参考电压V1进行比较，并输出反映了所述比较结果的一个二进制位b1(例如，如果VIN＜V1则b1＝0，如果VIN3V1则b1＝1)。比较器C2将输入电压VIN与参考电压V2进行比较，并输出反映了所述比较结果的一个二进制位b2(例如，如果VIN＜V2则b2＝0，如果VIN3V2则b2＝1)。比较器C3将输入电压VIN与参考电压V3进行比较，并输出反映了所述比较结果的一个二进制位b3(例如，如果VIN＜V3则b3＝0，如果VIN3V3则b3＝1)。
线性A/D转换器10还包括一个编码器15，从位b1，b2和b3的分析中生成由输出位11和12确定的输出代码13。输出代码13可以有4个可能值之一，即00b，10b，01b和11b，其中“b”代表二进制数，如根据本发明实施例的图2所示。图2是输出代码13与输入电压VIN比较的一个图，假定VIN在0到1的范围内(也就是VREF-＝0并且VREF+＝1)。因此，图2示出了从0到1/4，从1/4到1/2，从1/2到3/4，从3/4到1的四个相等电压阶跃。表1对四个输出码进行了总结，其中在“输出代码”列中的“b”和“d”分别表示二进制和十进制。
表1输出代码 VIN的范围VIN的等价范围00b＝0d0￡VIN＜1/4 VIN＝1/8±1/801b＝1d1/4￡VIN＜1/2VIN＝3/8±1/810b＝2d1/2￡VIN＜3/4VIN＝5/8±1/811b＝3d3/4￡VIN＜1 VIN＝7/8±1/8图3示出了根据本发明实施例，采用10个输出位的图1中的线性A/D转换器10的相对误差与输入电压的比较。
图3示出了在VIN降低时，相对误差单调增大，在VIN接近0.1时相对误差迅速增大。在VIN接近0时，相对误差变为无穷大，这是线性和非线性A/D转换器都具有的特性。
图1-3示出了关于线性A/D转换器10的两位输出代码，以下的讨论通常适合于线性转换器的X位输出代码，其中X32。定义N＝2X-1，有2X个串联的电阻器，每个电阻器都有相同的电阻值R，2X个电阻器串联分布在最低电压VREF-和最高电压VREF+之间，如同图1所示的X＝2的情况。存在N个参考电压V1，V2，...，VN，线性地分布在最低电压VREF-和最高电压VREF+之间。类似地，有N个比较器。从VREF-和VREF+有2X个电压阶跃，从而电压阶跃数为1加上比较器或者参考电压的数量。在任意两个相邻的参考电压之间，或者在V1和VREF-或在VREF+和VN之间的电压阶跃为(VREF+-VREF-)/2X。绝对误差恒定且为(VREF+-VREF-)/2X+1。相对误差为(VREF+-VREF-)/(VIN*2X+1)，它随着VIN的降低而增加，并在VIN接近零时趋近无穷。相对误差和VIN对比曲线的斜率按照1/VIN2进行变化，这解释了在图3中，在VIN接近0.1和更低值时，相对误差的及其不利行为。
可以采用增大X，也就是增加电阻器的数量和相关联的参考电压和比较器的数量的方法降低VIN为低值时的相对误差。如果为VIN而设定最大相对误差ε和从VMIN到VMAX的输入范围，从而使0＜VMIN＜VMAX且VMIN ￡VIN￡VMAX，则能够计算所需要的输出位的数量X。为了保证在临界点上(例如当VIN接近VMIN时)不超过最大误差ε，最大参考电压阶跃大小为2εVMIN。因此所要求的输出位的最小数量XMIN为XMIN＝1n[(VMAX-VMIN)/(2εVMIN)]/1n2(1)如果在使用公式(1)进行计算时，XMIN没有得到整数值，则必须将XMIN向上进位到下一个整数值。例如，线性快闪型A/D转换器，在0.1到1伏的输入范围内的相对误差应该不大于0.2％，必须生成至少12个位的数字输出，这就需要4095个比较器(也就是212-1)或者4096个参考电压阶跃；即，VMIN＝VREF-＝0.1伏，VMAX＝VREF+＝1伏，且ε＝0.002。将VMIN，VMAX和ε的先前值代入公式(1)，得到XMIN＝11.14，向上进位到XMIN＝12。如图3所示，由于向上进位，最大相对误差大约为0.0012，小于所规定的0.002，这是小于所要求的相对误差。如果VIN接近VMAX＝1.0，相对误差大约为0.00011，其远小于所要求的相对误差。
图4示出了根据本发明的实施例的一个非线性快闪型A/D转换器20，它有两个位的数字输出代码23，由输出位21和22确定，每一个输出位都有一个0或1的二进制位。输出代码23(位21和位22)按从左到右排列。例如，如果位21和位22分别为1和0，则输出代码23为10b(二进制)，它等于2d(十进制)。作为一个非线性转换器，A/D转换器20包括四个串联的电阻值分别为R1，R2，R3和R4的电阻器，其中四个电阻器的电阻值互不相同。因此，在最低电压VREF-和最高电压VREF+之间四个电阻器非线性分布。这就确定了三个参考电压V1，V2和V3，和四个电压阶跃，使得VREF-＜V1＜V2＜...VN＜VREF+。由于A/D转换器20为非线性，四个电压阶跃(V1-VREF-)，(V2-V1)，(V3-V2)和(VREF+-V3)不完全相等，从而使三个参考电压V1，V2和V3非线性分布在最低电压VREF-和最高电压VREF+之间。
非线性A/D转换器20还包括三个比较器C1，C2和C3，分别和三个参考电压V1，V2和V3相关联。比较器C1将输入电压VIN与参考电压V1进行比较，并输出反映了所述比较结果的一个二进制位b1(例如，如果VIN＜V1则b1＝0，如果VIN3V1则b1＝1)。比较器C2将输入电压VIN与参考电压V2进行比较，并输出反映了所述比较结果的一个二进制位b2(例如，如果VIN＜V2则b2＝0，如果VIN3V2则b2＝1)。比较器C3将输入电压VIN与参考电压V3进行比较，并输出反映了所述比较结果的一个二进制位b3(例如，如果VIN＜V3则b3＝0，如果VIN3V3则b3＝1)。
非线性A/D转换器20还包括一个编码器25，从位b1，b2和b3的分析中生成由位21和22确定的输出代码23。输出代码23可以有4个可能值之一，分别为00b，10b，01b和11b，其中“b”代表二进制数。
非线性A/D转换器的一个典型类型是一个几何A/D转换器(也称为“对数“A/D转换器)，其特点是参考电压的相邻值的比值是恒定的。因此，如果图4是一个几何A/D转换器，则VREF+/V3＝V3/V2＝V2/V1＝V1/VREF-＝C＝常数＝(VREF+/VREF-)1/4。在以上结合图1-3叙述的基于数字的例子中(例如，VMIN＝VREF-＝0.1伏，VMAX＝VREF+＝1伏，且ε＝0.002)，几何A/D转换器的特征为C＝(1.0/0.1)1/4＝1.778，V1＝C*VREF-＝0.1778，V2＝C*V1＝0.3162，V3＝C*V＝0.5623。从而，图5示出了在所述几何A/D转换器的例子中，VIN范围为0到1(也就是VREF-＝0伏，VREF+＝1伏)时，输出代码23与输入电压VIN的比较。图5示出了四个不相等的电压阶跃，从0.10到0.18，从0.18到0.32，从0.32到0.56，从0.56到1.0。表2对四个输出代码进行了总结，其中在“输出代码”列中的“b”和“d”分别表示二进制和十进制。
表2输出代码 VIN的范围00b＝0d0.10￡VIN＜0.1801b＝1d0.18￡VIN＜0.3210b＝2d0.32￡VIN＜0.5611b＝3d0.56￡VIN＜1.0
图4-5示出了关于非线性A/D转换器20的两位输出代码，以下的讨论通常适合于非线性转换器的X位输出代码，其中X32。定义N＝2X-1，具有2X个串联的电阻器，电阻值分别为R1，R2，...，RN+1，该2X个电阻器分布在最低电压VREF-和最高电压VREF+之间，如同图1所示的X＝2的情况。N个参考电压V1，V2，...，VN非线性地分布在最低电压VREF-和最高电压VREF+之间。类似地，有N个比较器。从VREF-到VREF+有2X个电压阶跃，从而电压阶跃的数量为1加上比较器或者参考电压的数量。在任意两个相邻参考电压之间，或者在V1和VREF-之间或者在VREF+和VN之间的电压阶跃是变化的，其中所述电压阶跃的至少一个不同于所述电压阶跃中的其它至少一个。如果非线性A/D转换器20是一个几何A/D转换器，则相对误差E恒定(也就是不依赖于VIN)，由以下公式给出E＝(C-1)/2 (2)其中C＝(VREF+/VREF-)1/N (3)然而，N不是任意的，在指定最大相对误差ε时，必须满足以下公式(VREF+/VREF-)1/N￡1+2ε) (4)从而可以计算得到N为N＝ln(VREF+/VREF-)/ln(1+2ε) (5)如果在公式(5)中N不是整数，则必须将N向上进位到下一个整数。对于本例子，采用公式(5)，N＝ln(1.0/0.1)/ln(1+2*0.002)＝576.8，向上进位为N＝577，并根据公式(3)得到C＝(1.0/0.1)1/577＝1.004。作为验算，由公式(2)得出E＝0.002。图6中画出了恒定的相对误差E＝.002。应当注意的是，从公式(5)中可以推出，VREF-趋近于0时，所需的参考电压阶跃的数量N变为无穷大，因此在几何A/D转换器不能处理VREF-＝0。
几何A/D转换器产生不实际的分数输出值，同时编码器25的复杂性增加。更实际采用的方法是使用线性快闪型A/D转换器的设计，并省略不需要的电压比较。例如，特别是省略电阻器或者比较器或者两者都省略。如果省略比较不会造成相对误差超过给定最大相对误差ε，则可以将该比较省略。可以采用能省略比较的任何算法，如果该算法是本领域技术人员所公知或显而易见的。其中一个算法仅仅需要659个阶跃就可以满足图1-3的范例的条件(即VMIN＝VREF-＝0.1伏，VMAX＝VREF+＝1伏，ε＝0.002)。与结合图1-3的上述纯粹线性A/D转换器所需要的4096个参考电压阶跃相比，它就具有很大的优势。在图7中示出了作为一个输入电压VIN的函数的算法对于相对误差的影响。在图7中，相对误差是关于VIN的一个分段连续函数，VIN范围为VREF-￡VIN￡VREF+。该VIN的分段连续函数有多个分段，其中多个分段中的每两个相邻分段是不连续地连接在一起。每个所述分段中的相对误差是关于VIN的单调递减函数。在图7中，多个分段中的每个这样的分段都有一个几乎相同的最大相对误差，大约为0.002。
采用如图7的算法的结果就是可以得到一个非线性A/D转换器，它的动态电压范围可以与一个12位的线性A/D转换器相当，而它的复杂程度大致相当于一个10位的转换器(即，659个电压阶跃在29和210个电压阶跃之间，因此659向上进位到210)。这里没有考虑的是略微复杂的数字编码器25(见图4)，它的功能是将来自比较器的658个输出位转换为一个12位的输出值，也没有考虑适合参考电压的必要模拟条件，和能够与一个12位线性A/D转换器的比较器相当的比较器。
其它实施例都有图4所示的非线性A/D转换器20，其结构包括多个的线性范围。例如，一个正整数M，1＜M＜N，这里N为非线性A/D转换器20中的参考电压阶跃的总数，参考电压V1，V2，....，VM-1可以线性地分布在VREF-和VM之间，其参考电压阶跃大小为ΔV1，参考电压VM+1，....，VN可以线性地分布在VM和VREF+之间，其参考电压阶跃大小为ΔV2，这里ΔV1＜ΔV2。这里有一个更普通的例子，多个线性范围可以包含L个线性区域，并且使L32，这些在VREF-到VREF+的电压递增顺序中的线性区域具有从VREF-到VREF+的参考电压阶跃大小ΔV1，ΔV2，...，ΔVL，服从ΔV1＜ΔV2＜...＜ΔVL。在这些其它实施例中，如所述结合图7所做的上述解释，在部分或者全部线性区域内可以省略非必要的电压比较。
在另外一个实施例中，参考电压V1，V2，....，VM-1线性地分布在VREF-和VM之间，其参考电压阶跃大小为ΔV，参考电压VM+1，....，VN可以非线性地(例如几何性地)分布在VM和VREF+之间，这里1＜M＜N。在该另一实施例中，如所述结合图7所做的上述解释，在部分或者全部线性区域内可以省略非必要的电压比较。
以上对各种非线性A/D转换器的实施例地论述可以按照以下进行总结。一个快闪型线性A/D转换器用于将输入电压VIN转换为数字输出，其中VIN在A/D转换器的工作电压范围内。工作电压区域由一个最低电压VREF-和一个最高电压VREF+定义。该A/D转换器包括N个参考电压(N33)，N个比较器和一个编码器。N个参考电压表示为V1，V2，...，VN，并且在VREF-和VREF+之间非线性分布，按VREF-＜V1＜V2＜...＜VN＜VREF+排序。N个比较器按照一对一的方式和N个参考电压相关联。每个比较器都适于进行VIN和与该比较器相关联的参考电压之间的比较，并且每个比较器都包含位生成装置，用于生成反映所述比较的二进制结果的一个二进制位。编码器装置用于从由位生成装置所生成的二进制位的分析中产生数字输出。
图8-13示出了根据本发明的实施例，多个线性快闪型A/D转换器的应用。图8-9示出了该类型的第一个实施例。图10-11示出了该类型的第二个实施例。图12-13示出了该类型的第三个实施例。
图8示出了根据本发明的实施例的一个系统30，包括线性快闪型A/D转换器31和32。A/D转换器31和32每一个都处理输入电压的不同范围，但是每一个都有相同的电压工作范围。一个算术单元45线性地将输入电压VIN转换为电压VIN1，A/D转换器31将电压VIN1转换为一个多位字符串S1。算术单元45包括一个减法器46和一个乘法器47。这里A/D转换器31和算术单元45合称为A/D转换器设备Z1。一个算术单元40线性地将输入电压VIN转换为电压VIN2，A/D转换器32将电压VIN2转换为一个多位字符串S2。算术单元40包括一个减法器41和一个乘法器42。这里A/D转换器32和算术单元40合称为A/D转换器设备Z2。字符串S1和S2可以有相同的位数，或者也可以有不同的位数。
一个编码器35将多位字符串S1和S2合并为数字输出33。编码器35对多位字符串S1和S2进行变换从而可以有效的进转换算术单元45和40的数字运算。因此转换S1包括用其除以4.625，然后加上0.1。转换S2包括用其除以1.462，然后加上0.3162。数字输出33有足够的位数来保证S1和S2中所含的精度。因此数字输出33比S1和S2中任一个都有着更多的位。
图8所述的例子将VIN的范围0到1分为两个电压子范围δV1和δV2。在该例子中，A/D转换器31和32各自有从0到1的工作电压范围。子范围δV1是从0.10到0.3162伏特，子范围δV2是从0.3162到1伏特。所述用于δV1和δV2的先前数值是优化值，该值使子范围δV1的最大相对误差ε1和子范围δV2的最大相对误差ε2的值相等。注意，在子范围δV1和δV2中，X代表相同数量的电压阶跃，并且定义一个截止电压VC，其作为于范围δV1和δV2的接口，它符合[(VC-0.1)/0.1]/2X+1和ε2＝[(1-VC)/VC]/2X+1。设置ε1＝ε2，求出VC的值为VC＝1/(10)1/2＝0.3162，该值确定了用于子范围δV1和δV2的上述数值。在图8中，算术单元45执行VIN1＝(VIN-0.1)*4.625，将从0.10到0.3162伏的子范围δV1转换为A/D转换器31的从0到1伏的工作电压范围。同样，在图8中，算术单元40执行VIN2＝(VIN-0.3162)*1.462，将从0.3162到1伏的子范围δV2转换为A/D转换器32的从0到1伏的工作范围。
图9示出了图8的系统30使用前述例子，子范围δV1和δV2中采用0.002的最大相对误差，数字输出36的相对误差与输入电压VIN的比较。图9示出了数字输出36的最大相对误差只有0.001，这表明采用两个A/D转换器替代一个A/D转换器所带来的性能改善(与0.002相比)。由于子范围δV1和δV2中的最大相对误差为0.002，多位字符串S1和S2每一个都必须具有至少10个位。编码器35为数字输出36生成一个12位的结果。作为所述从VIN到VIN1和VIN2的变换的结果，子范围δV1和δV2有大小为ΔV1和ΔV2的有效参考电压阶跃，并且比率大约为ΔV1/ΔV2＝0.3162/(1-0.3162)＝0.46，这符合ΔV1＜ΔV2的一般关系。
图8-9的实施例通常应用于K个线性快闪型A/D转换器设备Z1，Z2，...，ZK，它们各自有大小为ΔV1，ΔV2，...，ΔVK的参考电压阶跃，并且各自将VIN转换为多位字符串S1，S2，...，SK，其中ΔV1＜ΔV2＜...＜ΔVK，其中K32。一个编码器将S1，S2，...和SK组合，生成数字输出，其中数字输出有足够的位数以保证在S1，S2，...和SK中的精确度。对于K＝1，2，...，K，A/D转换器设备ZK包括一个算术单元Ak，它与一个线性A/D转换器Bk串联。A/D转换器有相同的工作电压范围，并且VIN在该工作电压范围内。工作电压范围包括K个连续的电压子范围，按照电压从低到高表示为δV1，δV2，...，δVK。对于K＝1，2，...，K，算术单元Ak根据将δVK转换为工作电压范围，将VIN转换为一个新的输入电压VIN，K，A/D转换器BK将VIN，K转换为多位字符串SK。
尽管图8和9的实施例基于一种优化算法生成了子范围δV1和δV2，但是也可以基于一种与按照相对误差进行优化的方法相比较差的电压分割方法生成子范围δV1和δV2，但是该方法可以极大的简化编码器，如图10-13中示出的本发明的实施例中所述。图10-13包括基于同一思想的两种不同形式，即图10-11的实施例和图12-13的实施例。
图10示出了根据本发明的实施例的一个系统50，包括线性快闪型A/D转换器51和52。A/D转换器51和52每一个都处理输入电压的不同范围，但是每一个都有相同的电压工作范围。一个算术单元53按照一个系数22，线性地将输入电压VIN放大为电压VI1，并且A/D转换器51将电压VI1转换为一个多位字符串S1A。A/D转换器52将输入电压VIN转换为一个多位字符串S2A。这里A/D转换器51和算术单元53合称为一个A/D转换器设备。字符串S1A和S2A可以有如图所示的相同位数，或者也可以有不同的位数。
对于一个给定输入电压VIN，基于VIN的大小，既可以用A/D转换器51生成多位字符串S1A，或者也可以用A/D转换器52生成多位字符串S2A。假定VIN有从0到1伏的输入范围，并且A/D转换器51和52各自有从0到1伏的工作电压范围，则如果VIN＜1/22，采用A/D转换器51，如果VIN31/22则采用A/D转换器52。如果VIN＜1/22，则将VIN乘于22，其效果是在VIN＜1/22时按照系数22降低相对误差。
编码器54基于采用A/D转换器51还是采用52，选择多位字符串S1A或者S2A以生成数字输出55。编码器55变换多位字符串S1A，从而可以有效的转换算术单元53的数字运算。因此，如图10所示，转换S1A包括除以22。数字输出55有足够的位数以保证在S1和S2中的精确度。
图11示出了图10的实施例中，以所述数字为例，数字输出55中的相对误差与输入电压VIN的比较。图11示出了VIN从0变化到1，如所述，在VIN＝22时，转换从采用A/D转换器51改为采用A/D转换器52时，相对误差按照一个大约为22的期望系数增加。
尽管在图10中，算术单元53将VIN乘了一个22，算术单元53或者一个类似设备也可以将VIN乘一个2J，其中J为一个正整数。通常，只要编码器54完成一个VIN的关于R的一个适当的变换，算术单元53或者一个类似设备可以用任何比1大的实数R与VIN相乘。如果所述乘法是与一个不同于2J的实数R相乘，其中J为一个正整数，编码器54的复杂程度会增加。作为所述处理的结果，A/D转换器51和52各自有大小为ΔV1和ΔV2的参考电压阶跃，并且有ΔV1＜ΔV2。
图12示出了根据本发明的实施例的一个系统60，包括第一线性快闪型A/D转换器61和第二线性快闪型A/D转换62。图12的系统60产生的相对误差曲线与图11所示出的图10的系统50的曲线相同。A/D转换器61和62各自有工作电压范围δ1和δ2，其中δ1/δ2＝1/22。因此如果A/D转换器62处理从0到1伏的电压，则δ2＝1伏并且δ1＝1/22伏。A/D转换器61和62共同处理输入电压VIN。A/D转换器61将VIN转换为多位字符串S1B。A/D转换器62将输入电压VIN转换为多位字符串S2B。字符串S1B和S2B各自可以有如图所示的相同位数，或者也可以有不同的位数。
编码器64基于S2B的值，选择多位字符串S1B或者S2B以生成数字输出65。如果S2B没有在δ1范围内，则编码器64选择S2B；否则编码器64选择S1B。编码器65将多位字符串S1B与δ2/δ1相乘。数字输出65有足够的位数以保证在S和S2中的精确度。如果VIN＜1/22，相对于A/D转换器62来说，有效的降低A/D转换器61的工作电压范围可以按照系数22降低相对误差。
图13是一个流程图，示出了根据本发明实施例，图12中系统60的运作。在步骤71和72中，分别使用了第一A/D转换器61(其工作电压范围为δ1)和第二线性A/D转换62(其工作电压范围为δ2)。在步骤73中，第一A/D转换器61将VIN转换为S1B。在步骤74中，第二A/D转换器62将VIN转换为S2B。步骤75询问S2B是否在δ1范围内。如果为否，则编码器64在步骤76中从S2B中生成数字输出65。如果为是，则编码器64在步骤77中从S1Bx(δ2/δ1)中生成数字输出65。
应用于以上图10中系统50的图11，也同样可以应用于系统60，显示以所述数字为例，在数字输出65中的相对误差和VIN的比较。与图12-13相比，图11示出了VIN从0变化到1，如所述，在VIN＝22，进行从未在δ1范围内的S2B到在δ1范围内的S2B的转换时，相对误差按照一个大约为22的期望系数增加。
尽管在图12-13中所述的数字例子中，δ1/δ2＝1/22，δ1/δ2的值也可以为1/2J的形式，其中J为一个正整数。通常，只要编码器64有效地用R与S1B相乘，δ1/δ2可以为任何比1大的实数R。如果δ1/δ2为一个不同于2J的实数R，其中J为一个正整数，编码器64的复杂程度会增加。作为所述处理的结果，A/D转换器51和52各自有大小为ΔV1和ΔV2的参考电压阶跃，并且有ΔV1＜ΔV2。
图8-13的实施例通常应用于K个线性快闪型A/D转换器设备Z1，Z2，...，ZK，它们各自有大小为ΔV1，ΔV2，...，ΔVK的参考电压阶跃，并且各自将VIN转换为多位字符串S1，S2，...，SK，其中ΔV1＜ΔV2＜...＜ΔVK，且其中K32。一个编码器将S1，S2，...和SK组合，生成数字输出，其中数字输出有足够的位数以保证在S1，S2，...和SK中的精确度。
虽然为了说明的目的，这里描述了本发明的一些实施例，可以进行对于本领域技术人员来说显而易见的很多修改和变化。因此，附加的权利要求目的是涵盖在本发明的实质思想和范围之内的所有的修改和变化。
权利要求
1.一种快闪型模数(A/D)转换器，所述A/D转换器将输入电压VIN转换为数字输出，其中VIN在A/D转换器的工作电压范围内，所述工作电压范围由一个最低电压VREF-和一个最高电压VREF+定义，所述A/D转换器包括N个参考电压V1，V2，...，VN，非线性地分布在VREF-和VREF+之间，按照VREF-＜V1＜V2＜...＜VN＜VREF+的顺序排列，其中N至少为3；N个比较器，与所述N个参考电压一一对应地相关联，每个比较器都适于将VIN和与该比较器相关联的参考电压进行比较，每个比较器都包括位生成装置，用于生成一个反映所述二进制比较结果的一个二进制位；和编码器装置，用于从所述位生成装置生成的二进制位的分析中产生数字输出。
2.权利要求1中的A/D转换器，其中参考电压V1，V2，....，VM-1线性地分布在VREF-和VM之间，其中1＜M＜N。
3.权利要求1中的A/D转换器，其中参考电压V1，V2，....，VM-1线性地分布在VREF-和VM之间，并且有一个大小为ΔV1的恒定的参考电压阶跃，其中参考电压VM+1，....，VN线性地分布在VM和VREF+之间，并且有一个大小为ΔV2的恒定的参考电压阶跃，其中ΔV1＜ΔV2，并且其中1＜M＜N。
4.权利要求1中的A/D转换器，其中参考电压V1，V2，....，VM-1线性地分布在VREF-和VM之间，其中参考电压VM+1，....，VN几何地分布在VM和VREF+之间，并且其中1＜M＜N。
5.权利要求1中的A/D转换器，其中参考电压V1，V2，....，VN几何地分布在VREF-和VREF+之间。
6.权利要求1中的A/D转换器，其中关于VIN的多位字符串中的误差(相对误差)是关于范围为VREF-￡VIN￡VREF+的VIN的一个分段式连续函数，所述关于VIN的分段式连续函数有多个分段，其中多个分段的每两个相邻的分段是不连续连接在一起的，并且每个分段中的相对误差是关于VIN的单调递减函数。
7.权利要求6中的A/D转换器，其中多个分段中的每个分段都有大约相同的最大相对误差。
8.一种将输入电压VIN转换为数字输出的方法，其中VIN在一个最低电压VREF-和一个最高电压VREF+之间的范围内，所述方法包括提供N个参考电压V1，V2，....，VN，其非线性地分布在VREF-和VREF+之间，按照VREF-＜V1＜V2＜...＜VN＜VREF+的顺序排列，其中N至少为3；将VIN与N个参考电压的每一个都进行比较；为每一个所述比较生成一个二进制位，该二进制位反映所述比较的一个二进制结果；和从对生成的二进制位的分析中产生数字输出。
9.权利要求8中的方法，其中参考电压V1，V2，....，VM-1可以线性地分布在VREF-和VM之间，且其中1＜M＜N。
10.权利要求8中的方法，其中参考电压V1，V2，....，VM-1线性地分布在VREF-和VM之间，并且有一个大小为ΔV1的恒定的参考电压阶跃，其中参考电压VM+1，....，VN线性地分布在VM和VREF+之间，并且有一个大小为ΔV2的恒定的参考电压阶跃，其中ΔV1＜ΔV2，并且其中1＜M＜N。
11.权利要求8中的方法，其中参考电压V1，V2，....，VM-1线性地分布在VREF-和VM之间，其中参考电压VM+1，....，VN几何地分布在VM和VREF+之间，并且其中1＜M＜N。
12.权利要求8中的方法，其中参考电压V1，V2，....，VN几何地分布在VREF-和VREF+之间。
13.权利要求8中的方法，其中关于VIN的多位字符串中的误差(相对误差)是关于范围为VREF-￡VIN￡VREF+的VIN的一个分段式连续函数，所述关于VIN的分段式连续函数有多个分段，其中多个分段的每两个相邻的分段是不连续连接在一起的，每个分段中的相对误差是关于VIN的单调递减函数。
14.权利要求13中的方法，其中多个分段中的每个分段都有大约相同的最大相对误差。
15.一种用于将输入电压VIN转换为数字输出的系统，包括K个线性快闪型模数(A/D)转换器设备Z1，Z2，...，ZK，它们各自有大小为ΔV1，ΔV2，...，ΔVK的参考电压阶跃，并且分别将VIN转换为多位字符串S1，S2，...，SK，其中ΔV1＜ΔV2＜...＜ΔVK，且其中K32；和编码器装置，将S1，S2，...和SK组合，生成数字输出，其中数字输出有足够的位数以保证在S1，S2，...和SK中获得的精确度。
16.权利要求15中的系统，其中S1，S2，...和SK有相同位数。
17.权利要求15中的系统，其中S1，S2，...和SK有不同位数。
18.权利要求15中的系统，其中对于k＝1，2，...，K，线性A/D转换器设备Zk包括一个算术单元Ak，它与一个A/D转换器Bk串联，其中A/D转换器有相同的工作电压范围，其中VIN在该工作电压范围内，其中工作电压范围包括K个连续的电压子范围，按照电压从低到高的顺序表示为δV1，δV2，...，δVK，其中对于K＝1，2，...，K，算术单元Ak根据将δVK转换到工作电压范围内将VIN转换为一个新的输入电压VIN，k，而A/D转换器Bk将VIN，k转换为多位字符串Sk。
19.权利要求18中的系统，其中δV1，δV2，...，δVK具有的值使数字输出的相对误差是在工作电压范围内的VIN的一个分段式连续函数，所述关于VIN的分段式连续函数有K个分段，其中K个分段中的每两个相邻的分段是不连续连接在一起的，其中K个分段中的每个分段的相对误差是关于VIN的单调递减函数，且其中K个分段中的每个分段都有大约相同的最大相对误差。
20.权利要求15中的系统，其中K＝2，其中A/D转换器设备Z1和Z2包括A/D转换器B1和B2，其各自有工作电压范围δ1和δ2，使δ2为δ1的子集，并且δ2/δ1是一个服从δ2/δ1＞1的整数，其中B1和B2各自用于将VIN转换为S1和S2，并且其中编码器装置适于在S2不在电压范围δ1内时用S2生成数字输出，否则编码器装置用S1与δ2/δ1的乘积生成数字输出。
21.权利要求20中的系统，其中δ2/δ1＝2J，并且其中J为正整数。
22.一种用于将输入电压VIN转换为数字输出的方法，包括提供K个线性快闪型模数(A/D)转换器设备Z1，Z2，....，ZK，它们各自有大小为ΔV1，ΔV2，...，ΔVK的参考电压阶跃，其中ΔV1＜ΔV2＜...＜ΔVK，且其中K32；通过转换器设备Z1，Z2，...，ZK分别将VIN转换为多位字符串S1，S2，...，SK；和将S1，S2，...和SK组合，生成数字输出，其中数字输出有足够的位数以保证在S1，S2，...和SK中获得的精确度。
23.权利要求22中的方法，其中S1，S2，...和SK有相同位数。
24.权利要求22中的方法，其中S1，S2，...和SK有不同位数。
25.权利要求22中的方法，其中对于k＝1，2，...，K，A/D转换器设备Zk包括一个算术单元Ak，它与一个线性A/D转换器BK串联，其中A/D转换器有相同的工作电压范围，其中VIN在该工作电压范围内，其中工作电压范围包括K个连续的电压子范围，按照电压从低到高的顺序表示为δV1，δV2，...，δVK，所述方法还包括对于k＝1，2，...，K，通过算术单元Ak根据将δVK转换到工作电压范围内而将VIN转换为一个新的输入电压VIN，k；而通过A/D转换器Bk将VIN，k转换为多位字符串Sk。
26.权利要求25中的方法，其中δV1，δV2，...，δVK具有的值使数字输出的相对误差是在工作电压范围内的VIN的一个分段式连续函数，所述关于VIN的分段式连续函数有K个分段，其中K个分段中的每两个相邻的分段是不连续连接在一起的，其中K个分段中的每个分段的相对误差是关于VIN的单调递减函数，且其中K个分段中的每个分段都有大约相同的最大相对误差。
27.权利要求22中的方法，其中K＝2，其中A/D转换器设备Z1和Z2包括A/D转换器B1和B2，其各自有工作电压范围δ1和δ2，使δ2为δ1的子集，并且δ2/δ1是一个服从δ2/δ1＞1的整数，其中B1和B2各自用于将VIN转换为S1和S2，并且其中所述组合包括在S2不在电压范围δ1内时用S2生成数字输出，否则所述组合包括用S1与δ2/δ1的乘积生成数字输出。
28.权利要求27中的方法，其中δ2/δ1＝2J，并且其中J为正整数。
全文摘要
一种用于将一个输入电压VIN转换为数字输出的方法，设备和系统。在一个或多个快闪型模数(A/D)转换器中，将VIN与参考电压进行比较，生成表示VIN的数字输出。如果采用一个A/D转换器，则A/D转换器为非线性。如果采用多于一个的A/D转换器，则A/D转换器为线性。
文档编号H03M1/36GK1720665SQ200380104991
公开日2006年1月11日 申请日期2003年11月28日 优先权日2002年12月4日
发明者F·P·M·布德泽拉亚尔 申请人:皇家飞利浦电子股份有限公司