专利名称：具有幅值至幅值电压摆幅的源跟随器的制作方法
技术领域：
本发明涉及一种能够提供幅值至幅值摆幅的源跟随器。
背景技术：
在常规的源跟随器中，源跟随器的输出电压跟随着它的输入电压上升/下降至预定电平。例如，图1说明了一种源跟随器100，它包括一个n沟道晶体管，其漏极连接着高电压源VDD，以及它的源极通过一个电流源与低电压源VSS(例如，接地)相耦合。
在该结构中，如果源跟随器100在它的栅极端IN接受到一个低电压，则n沟道晶体管就不会导通，从而允许将输出端OUT的输出电压有电流源下拉。相反，如果源跟随器100在它的栅极端IN接受到一个高电压，则n沟道晶体管就开始导通，从而克服电流源并将输出端OUT上拉至高。特别是，在输出端OUT的电压增加至VDD减去n沟道晶体管的阈值。在一例实施例中，阈值可能为0.5V。于是，特别是在2.0V至3.0V范围内的低电压应用中，由于源跟随器不能获得VDD的幅值电压而使其性能明显降低。
图2说明了一种源跟随器200，它包括一个晶体管201，它作为一个初始上拉器件。在源跟随器200中，两个反相器202A和202B缓冲在输入端IN上提供的信号。晶体管201是一个n沟道晶体管，它的漏极与VDD相耦合，它的主体与VSS相耦合，以及它的源极与输出端OUT相耦合。因此，晶体管201在输出端OUT上提供的最多电压也是VDD减去晶体管201的阈值电压。相反，反相器202A/202B可以提供一个幅值至幅值的电压(即，VDD或VSS)。
然而，晶体管201与反相器202A/202B一样接受相同的输入信号。因此，反相器202A/202B在某些延迟之后提供它们所缓冲的VDD信号，而与晶体管201提供它的最大电压转移的时间无关。不幸的是，这一结构会在输出信号中产生非线性。这种非线性限制了源跟随器200在线性或放大应用中的使用。
值得注意的是，正如图1和图2所示，源跟随器可以试图将它的输出电压上拉至高电压幅值。与低电压幅值有关的源跟随器的典型实例包括p沟道晶体管。不幸的是，这些p沟道晶体管一般都是基于在相同集成电路(IC)中所提供的n沟道晶体管平衡的。换句话说，如果在IC中的n沟道晶体管具有0.5V阈值，则在相同IC中的p沟道晶体管应该制成具有相对应的-0.5V阈值。因此，这类p沟道晶体管能够将它的输出电压下拉至VSS-(-0.5)＝0.5V，这里假定VSS为0。
因此，就需要一种能够将它的输出电压完全拉至电压幅值的源跟随器。此外，还需要一种能够以线性方式提供输出电压的源跟随器，从而有利于增加源跟随器可以使用的应用数量和类型。
发明内容
源跟随器是一种输出信号应该基本相同于它的输入信号的电路。常规源跟随器可以使用一个晶体管和一个电流源来实现。晶体管的栅极接受输入信号，其漏极接受来自第一电压幅值的电压。当晶体管导通时，连接着晶体管源极的电流源就可以将其输出电压启动至第二电压幅值。
因此，为了能够形成一个典型的源跟随器，n沟道晶体管应该将它的漏极连接着高电压幅值。采用这一方式，提供给栅极的逻辑高输入信号使n沟道晶体管导通并且在它的源极提供高的输出信号。相类似，p沟道晶体管应该将它的漏极连接着低电压幅值。采用这一方式，提供给栅极的逻辑低输入信号使p沟道晶体管导通并且在它的源极提供低的输出信号。
不幸的是，在这些结构中，源跟随器不能够将它们的输出电压完全驱动至第一电压幅值。特别是，在两种结构中，晶体管的阈值电压是一个限制的性能。因此，常规源跟随器不能够提供最佳性能，特别是在低功率的应用中。
根据本发明的一个性能，源跟随器可以包括一个受它的阈值电压限制的初级驱动器件和一个不受它的阈值电压限制的次级驱动器件。采用这一方式，次级驱动器件就可以将它的输出电压完全驱动至所需的电压幅值。更重要的是，这次级驱动器件可以在初级驱动器件达到它的最大电压转移的基本相同时间启动，从而可确保线性电压转移。
在一例实施例中，源跟随器可以包括一个具有第一导通特性的第一器件，它与源跟随器的输入端和输出端相耦合。第一器件也可以耦合在第一电压源和第二电压源之间。
源跟随器可以还包括一个电流源，它耦合着第二电压源，第一器件和输出端。如果第一器件没有导通，则电压源就将输出端的电压拉至由第一电压源所提供的电压减去第一器件的阈值电压。另一方面，如果第一器件是导通的，则第一器件就将输出端的电压上拉至由第一电压源的电压减去第一器件的阈值电压。
更为重要的是，根据本发明的源跟随器还包括一个具有第二导通特性的第二器件，它耦合在输出端和第一电压源之间。该第二器件，所具有的第二导通特性不同于第一导通特性，它可以接受不同于第一器件的输入信号。第二器件在导通时，它将输出端的电压拉至于第一电压源所提供的电压。在一个较佳实施例中，第二器件仅在第一器件提供由第一电压源提供电压减去在输出端上的第一器件的阈值电压的电压时才导通。
在源跟随器的一例实施例中，第一器件包括一个p沟道晶体管，第二器件包括一个n沟道晶体管。在这种情况下，第一电压源是一个低电压源，而第二电压源是一个高电压源。在源跟随器的另一实施例中，第一器件包括一个n沟道晶体管，第二器件包括一个p沟道晶体管。在这种情况下，第一电压源是一个高电压源，而第二电压源是一个低电压源。在另外一例实施例中，源跟随器可以包括一个电流限制控制电路，它与第一和第二器件相耦合，其中当源跟随器经受异常操作条件时，该电流限制控制电路可以禁止第一和第二器件。
幅值至幅值源跟随器可以采用一种放大电路来实现。在一例实施例中，输入到第二器件的信号可以由放大器电路部分在检测到它开始进入饱和时产生。该饱和点可对应于当第一器件向源跟随器的输出端提供它的最大电压转移的时间点。该放大器电路，能够输出真正的幅值至幅值的电压，它可以有利于提供最佳性能，尤其是在低功率应用中。
在一例实施例中，一个放大器电路可以包括一个折叠级联放大器，一个运算跨导放大器(OTA)，以及一个源跟随器，该源跟随器包括一个初级器件和一个次级器件。该初级器件，接受折叠级联放大器的输出，可以驱动近似第一电压幅值的输出电压。次级器件接受OTA的输出，它可以在初级器件达到它的极限时将输出电压驱动至第一电压的幅值。放大器电路还可以包括一个电流源，它可以用于当初级和次级器件没有导通时将输出电压驱动至第二电压的幅值。
图1说明了一种常规源跟随器，它不能够提供幅值至幅值的电压。
图2说明了一种众所周知的源跟随器，它能够提供幅值至幅值的电压，但是时采用非线性的方式。
图3说明了一种源跟随器，它能够以线性的方式提供幅值至幅值的电压。
图4说明了另一种源跟随器，它能够以线性的方式提供幅至幅值的电压。
图5说明了一种简化的放大器电路，该电路包括一个能够提供幅值至幅值电压的源跟随器。
图6A至6C说明了一种放大器的实施例，该放大器包括一个能够提供幅值至幅值电压的源跟随器。
具体实施例方式
根据本发明的一个性能，源跟随器包括一个次级驱动器件，它能够协助初级驱动器件以提供真正的幅值至幅值的电压。以这一方式，源跟随器能够有利地提供最佳地性能，特别是在低功率应用中。更为重要的是，基于在初级驱动器件发生最大电压转移时，次级驱动器件提供它的协助。因此，源跟随器的输出电压转移是事实上是线性的，从而增加了可以使用源跟随器的应用类型。
图3说明了一例实施例的源跟随器300，它能够将它的输出电压完全拉至高电压幅值。在该实施例中，源跟随器300包括一个n沟道晶体管301，它的漏极连接着高电压源VDD，它的源极通过一个电流源与低电压源VSS相耦合，以及它的栅极连接着源跟随器300的输入端IN。在该结构中，n沟道的晶体管301的功能类似于在源跟随器100中的n沟道晶体管(图1)。
源跟随器300还包括一个次级路径，它在将输出端的输出电压拉升至VDD的过程中能够协助n沟道晶体管301。在该实施例中，次级路径包括一个p沟道晶体管302，它的源极连接着高电压源VDD和它的漏极连接着输出端OUT。放大器303接受反馈信号FB并且向p沟道晶体管302的栅极输出信号AOUT。
更重要的是，信号AOUT改变放大器302饱和时的状态。特别是，当放大器302变成饱和时，信号AOUT就切换为0，使得p沟道晶体管302导通。P沟道晶体管的源极连接着高电压源VDD，在它导通时能够提供较佳的切换性能。换句话说，p沟道晶体管302在该结构中的阈值基本为0。于是，在这一导通状态中，p沟道晶体管302可以有效地将输出端OUT的输出电压拉升至VDD。
根据本发明的一个性能，在放大器303变成饱和的时间点基本相同于n沟道晶体管301达到输出端OUT的最大拉升电压的时间点。采用这一方式，n沟道晶体管301提供了初始拉升至VDD减去它的阈值电压以及p沟道晶体管302则随补充拉升以确保拉升至输出端电压达到VDD。
图4说明了一例实施例的源跟随器400，它能够将其输出电压完全拉升至低电压幅值。在这一实施例中，源跟随器400包括一个p沟道晶体管401，它的漏极连接着低电压源VSS，它的源极通过一个电流源与高电压源VDD相耦合，以及它的栅极连接着源跟随器400的输入端IN。在这一结构中，当p沟道晶体管导通时，就能够将输出端OUT的电压拉低至VSS减去它的阈值电压。
源跟随器400还包括一个次级路径，它能够在将输出端OUT的电压拉低至VSS的过程中协助p沟道晶体管401。在这一实施例中，次级路径包括一个n沟道晶体管402，它的源极连接着低电压源VSS以及它的漏极连接着输出端OUT。放大器403接受反馈信号FB并且向n沟道晶体管402的栅极输出信号AOUT。
更重要的是，信号AOUT改变放大器403饱和时的状态。特别是，当放大器403变成饱和时，信号AOUT就切换为1，使得n沟道晶体管402导通。n沟道晶体管的源极连接着低电压源VSS，在它导通时能够提供较佳的切换性能。换句话说，n沟道晶体管402在该结构中的阈值基本为0。于是，在这一导通状态中，n沟道晶体管402可以有效地将输出端OUT的输出电压拉低至VSS。
根据本发明的一个性能，在放大器403变成饱和的时间点基本相同于p沟道晶体管401达到输出端OUT的最大拉低电压的时间点。采用这一方式，p沟道晶体管401提供了初始拉低至VSS减去它的阈值电压以及n沟道晶体管402则随补充拉低以确保拉低至输出端电压达到VSS。
值得注意的是，尽管放大器303和403(图3和图4)分别是以与源跟随器相分离的元件来显示的，但是，在另一实施例中，源跟随器可以包括这类放大器部分(参考图5A-5B讨论)。
简化放大器电路的实施例图5说明了一例放大器电路500的简化实施例，在该电路中，合并了一个能够提供幅值至幅值电压的典型的源跟随器。放大器电路500包括一个折叠级联放大器501，一个源跟随器502，一个运算跨导放大器(OTA)503，以及一个有利于幅值至幅值电压的输出器件504。在这一实施例中，源跟随器502包括一个耦合在电流源506和电压源VSSA之间的p沟道晶体管505和一个耦合在源跟随器502的输出和电压源VSSA之间的n沟道晶体管507。
于是，也参考图4，可以使用电流源506，p沟道晶体管505和n沟道晶体管507来实施电流源I，p沟道晶体管401和n沟道晶体管402。此外，放大器403可以使用OTA 503来实施，它可以从折叠级联放大器501来驱动它的输入。在2003年6月16日提交的美国专利申请序列号No.10/621,747题为“折叠式级联能隙参考电压电路”讨论了各种折叠级联放大器501的实施例，该文通过引用合并与此。
在放大器电路500的这一实施例中，折叠级联放大器501包括了两个p沟道晶体管510和511，其中，p沟道晶体管的栅极构成了折叠级联放大器501的输入端(分别为正的和负的)。p沟道晶体管510和511的衬底和源极都连接着电流源514，依次还连接着电压源VDDA。p沟道晶体管510和511的漏极分别连接着电流源512和513，依次还连接着电压源VSSA。
折叠级联放大器501还包括p沟道晶体管515和516以及n沟道晶体管517和518。p沟道晶体管515和516的衬底和源极都连接着电压源VDDA，而p沟道晶体管515和516的的栅极共同连接在一起。n沟道晶体管517和518的衬底和源极连接着折叠级联放大器501的输出端519(如同p沟道晶体管510和511的漏极)，而p沟道晶体管515和516的栅极连接着电池。
在放大器电路500的这一实施例中，OTA 503包括两个p沟道晶体管521和522以及n沟道晶体管523。p沟道晶体管521和522的衬底和源极都连接着电流源520，依次还连接着电压源VSSA。p沟道晶体管521和522的栅极构成了OTA 503的输入端。P沟道晶体管521的源极连接着电压源VSSA，而P沟道晶体管522的源极连接着n沟道晶体管523的漏极。N沟道晶体管523的源极和衬底连接着VSSA。晶体管523和507的栅极共同连接着n沟道晶体管523的漏极，它可提供OTA 503的输出。
P沟道晶体管505的栅极(这是源跟随器502的部分)连接着n沟道晶体管518的源极(这是终端级联放大器510的部分)。P沟道晶体管505的漏极连接着源跟随器502的输出，这可有利于使用幅值至幅值的电压来驱动p沟道晶体管504的栅极。
典型的放大器电路实施例图6A至6C说明了一例放大器电路600的实施例，在该电路中合并了一个能够提供幅值至幅值电压的典型源跟随器。在这一实施例中，放大器电路600包括 一个折叠级联放大器601，一个运算跨导放大器(OTA)602，一个源跟随器603，以及一个输出器件625。
源跟随器603可以有利地将它的输出端OUT(SF)完全拉至VSSA(例如，接地)。在这一实施例中，源跟随器603可以包括一个p沟道晶体管606，它可以基于它的阈值电压提供初始拉低至预定电平(通过p沟道晶体管620，它在正常工作时是导通的)，以及两个n沟道晶体管642和643，它们可提供一个次级拉低至低电压幅值VSSA。
在源跟随器603的输出端OUT(SF)上的电压可依次驱动输出器件625(在这种情况下，是一个p沟道晶体管)。有利的是，因为该电压可以由源跟随器603驱动至VSSA，输出器件625可以相对较大，从而优化放大器电路600的性能。
在这一源跟随器中，p沟道晶体管605和p沟道晶体管608(见图6C)可以为p沟道晶体管606提供一个电流(拉升)源。在一例实施例中，晶体管605和608的结构和尺寸可以在各个分支中提供相同的电流。
在这一实施例中，p沟道晶体管620以串联的方式与p沟道晶体管606相耦合，以提供对输出端OUT(SF)的另一调节路径。特别是，如p沟道晶体管620或p沟道晶体管606都开始截止，则另一器件可以有效地将电压拉低至VSSA。值得注意的是，因为p沟道晶体管620引入了来自电流检测电路(见图6C中的其它器件)的栅极信号，所以p沟道晶体管620可以电流检测模式或者电压检测模式工作。
在放大器电路600中，p沟道晶体管630并联连接着输出器件625，它的尺寸可以电流的比例来模拟通过输出器件625的电流。在一例实施例中，通过p沟道晶体管630的电流可以在包括电阻器631的电阻串的两端形成。相类似，n沟道晶体管634可以作为p沟道晶体管630的参考器件，通过n沟道晶体管634的电流可以在包括电阻器632和633的另一电阻串的两端形成。
在一例实施例中，两个p沟道晶体管635和636分别与电阻器633和631相耦合，它们可以电流镜的结构来提供，从而可以在它们的栅极上具有相同偏置点。在这一结构中，当器件的源极都处于相同的电位，则放大器电路600就可在正常的条件下工作并且在输出端OUT(SF)上的电压可以响应源跟随器604。
然而，更为重要的是，如果电阻器631两端的电压大于在电阻器632和633两端的电压(在p沟道晶体管635和636的源极检测得到的)，则放大器600就会出现异常条件。在这种情况下，在线(H)上的电压可拉升至高，从而截止p沟道晶体管620以及禁止p沟道晶体管606。于是，p沟道晶体管620可以具有对p沟道晶体管606限制电流的功能。
p沟道晶体管640(见图6B)连接着线(I)和(H) (见图6C)，它可以提供基本相同的功能，即，对p沟道晶体管641限制电流的功能。特别是，在异常提交下，在线(I)的电压可拉升至高，从而可截止p沟道晶体管640以及禁止n沟道晶体管642和643。值得注意的是，对于p沟道晶体管620和640来说，如果没有电流限制器，即，在正常条件下，则这些器件基本上导通的短路电路开关。
P沟道晶体管641和650可以检测放大器电路600何时开始达到它的饱和极限。一旦达到这一极限，则该电流就可以从这些p沟道晶体管引入到n沟道晶体管642和643(通过导通p沟道晶体管640)。这些n沟道晶体管642和643可以检测较大的电流并在它们的栅极产生较高的电压，从而开始导通。在一例实施例中，这些n沟道晶体管的尺寸是电流的8倍。
因此，当p沟道晶体管606不能拉低至电压时，n沟道晶体管642和643可以有效地将输出端OUT(SF)的电压拉低至VSSA。更为重要的是，因为n沟道晶体管642和643仅仅只在放大器电路600的饱和点导通，即，p沟道晶体管606不能将将输出端OUT(SF)进一步拉低的相同时间点上，这就可以线性方式来进行另外的拉低。这一线性有利地扩展了源跟随器以线性方式或者放大应用中的使用。
正如以上所提及的，在电流限制的条件下，p沟道晶体管640可以截止，从而有效地禁止n沟道晶体管642和643。这一结构是必须的，因为即使p沟道晶体管606可以根据电流限制条件截止，但是n沟道晶体管642和643可能在没有p沟道晶体管609的条件下继续将输出端OUT(SF)的电压拉至VSSA。
在放大器电路600的这一实施例中，可以使用n沟道晶体管607来控制p沟道晶体管606是否导通。值得注意的是，n沟道晶体管607依次受折叠级联放大器601部分输出的控制(注意，折叠级联放大器601包括一个差分电路，如图6A所示，它通过线(B)和(D)与电流源电路相耦合，如图6B所示)。当差分输入电压施加线FB(反馈)和VR(电压参考)时，通过线(B)和(D)的电流重新分配，使得n沟道晶体管的栅极结点(图6B)可以摆动至高或低电压。
没有标号的器件提供了放大器电路600的其它功能。例如，这类器件可以提供拉升驱动源跟随器的输入(这可以根据需要来增加拉升的电流)，以满足电平移动，DC偏置和其它电流限制。参考图6A，信号IP设置参考VDDA的电压，从而建立几个p沟道晶体管的电流偏置，以便于在它们的栅极接受信号IP。信号FB是放大器的负输入端并且连接着输出单的反馈点。信号VR是放大器的正输入端并且连接着电压参考值(即，1.2V)。信号OTS(超温关闭)可以由OTS电路来产生，这可以在超过温度的条件下禁止输出(即，将输出驱动至VSSA)。
尽管已经参考附图详细讨论了本发明所说明的实施例，应该理解的是，本发明并不限制于这些说明的实施例。这些实施例并不是试图说明将本发明范围限制于上述讨论的形式。因为如此，许多改进和变更都是显而易见的，例如，本文中所披露的源跟随器可以采用双极型技术中的射极跟随器来取代。因此，本发明的范围将由后附的权利要求及其等效所定义。
权利要求
1.一种具有输入端和输出端的源跟随器，其特征在于，该源跟随器包括具有第一导通特性的第一器件，它连接着所述输入端和所述输出端，所述第一器件还耦合在第一电压源和第二电压源之间；电流源，它耦合着所述第二电压源，所述第一器件和所述输出端；其中，如果所述第一器件没有导通，则所述电流源就将所述输出端的电压拉升至由所述第二电压源所提供的电压，以及，其中，如果所述第一器件导通，则所述第一器件就将所述输出端的电压拉升至由所述第一电压源所提供的电压减去所述第一器件的阈值电压的电压；具有第二导通特性的第二器件，它耦合在所述输出端和所述第一电压源之间，其中，所述第二导通特性不同于所述第一导通特性，其中，所述第二器件接受不同所述第一器件的输入信号，以及，其中，所述第二器件在导通时将输出端的电压拉升至由所述第一电压源所提供的电压。
2.如权利要求1所述源跟随器，其特征在于，所述第二器件仅仅只在所述第一器件在输出端提供由所述第一电压源所提供的电压减去所述第一器件的阈值电压的电压时导通。
3.如权利要求1所述源跟随器，其特征在于，所述第一器件包括一个p沟道晶体管以及所述第二器件包括一个n沟道晶体管。
4.如权利要求3所述源跟随器，其特征在于，所述第一电压源是一个低电压源以及所述第二电压源是一个高电压源。
5.如权利要求1所述源跟随器，其特征在于，所述第一器件包括一个n沟道晶体管以及所述第二器件包括一个p沟道晶体管。
6.如权利要求5所述源跟随器，其特征在于，所述第一电压源是一个高电压源以及所述第二电压源是一个低电压源。
7.如权利要求1所述源跟随器，其特征在于，还包括一个电流限制控制电路，它耦合着所述第一和第二器件，其中，所述电流限制控制电路在所述源跟随器经受异常工作条件时禁止所述第一和第二器件。
8.一种可提供幅值至幅值的电压摆幅的放大器电路，其特征在于，所述放大器电路包括具有输入端和输出端的源跟随器，其中，该源跟随器还包括具有第一导通特性的第一器件，它连接着所述输入端和所述输出端，所述第一器件还耦合在第一电压源和第二电压源之间；电流源，它耦合着所述第一电压源、所述第一器件和所述输出端；其中，如果所述第一器件没有导通，则所述电流源就将所述输出端的电压拉升至由所述第一电压源所提供的电压，以及，其中，如果所述第一器件导通，则所述第一器件就将所述输出端的电压拉升至由所述第一电压源所提供的电压减去所述第一器件的阈值电压的电压；具有第二导通特性的第二器件，它耦合在所述输出端和所述第一电压源之间，其中，所述第二导通特性不同于所述第一导通特性，其中，所述第二器件接受不同所述第一器件的输入信号，且其中，所述第二器件在导通时将输出端的电压拉升至由所述第一电压源所提供的电压，以及，检测电路，用于当所述放大器达到饱和点时触发所述第二器件导通。
9.如权利要求8所述放大器，其特征在于，所述饱和点是在所述第一器件在输出端提供由所述第一电压源提供的电压减去所述第一器件的阈值电压的电压时产生的。
10.如权利要求8所述放大器，其特征在于，所述第一器件包括一个p沟道晶体管以及所述第二器件包括一个n沟道晶体管。
11.如权利要求10所述放大器，其特征在于，所述第一电压源是一个低电压源以及所述第二电压源是一个高电压源。
12.如权利要求8所述放大器，其特征在于，所述第一器件包括一个n沟道晶体管以及所述第二器件包括一个p沟道晶体管。
13.如权利要求12所述放大器，其特征在于，所述第一电压源是一个高电压源以及所述第二电压源是一个低电压源。
14.如权利要求8所述放大器，其特征在于，还包括一个电流限制控制电路，它耦合着所述第一和第二器件，其中，所述电流限制控制电路在所述源跟随器经受异常工作条件时禁止所述第一和第二器件。
15.一种源跟随器，它包括第一晶体管，它采用第一沟道类型，其中所述第一晶体管的栅极耦合着所述源跟随器的一个输入端，以及其中，所述第一晶体管的漏极耦合着一个第一电压幅值；电流源，它耦合在所述第一晶体管的源极和一个第二电压幅值之间；以及，第二晶体管，它采用不同于所述第一沟道类型的第二沟道类型，其中所述第二晶体管的栅极接受与所述第一晶体管相关限制所触发的信号，其中所述第二晶体管的源极耦合着所述第一电压幅值，以及其中，所述第二晶体管的漏极耦合着所述第一晶体管的源极和所述源跟随器的一个输出端。
16.如权利要求15所述源跟随器，其特征在于，所述源跟随器形成了放大器的部分，以及其中，所述放大器部分可产生与所述第一晶体管相关限制所触发的信号。
17.如权利要求16所述源跟随器，其特征在于，所述与所述第一晶体管相关的限制包括一个阈值电压。
18.如权利要求16所述源跟随器，其特征在于，所述与所述第一晶体管相关的限制产生于所述放大器的饱和点。
19.一种适用于提供幅值至幅值电压的系统，其特征在于，所述系统包括适用于将所述系统的输出电压驱动至第一预定电压且该电压小于第一幅值电压的部件，以及，适用于在检测到所述第一预定电压之后将所述系统的输出电压驱动至所述第一幅值电压的部件。
20.如权利要求19所述系统，其特征在于，还包括适用于将所述系统的输出电压驱动至第二幅值电压的部件。
21.一种适用于提供幅值至幅值电压的方法，其特征在于，所述方法包括将系统的输出电压驱动至小于第一幅值电压的第一预定电压；以及，在检测到所述第一预定电压之后，将所述系统的输出电压驱动至所述第一幅值电压。
22.如权利要求21所述方法，其特征在于，还包括将所述系统的输出电压驱动至第二幅值电压。
23.一种适用于提供幅值至幅值的放大器电路，其特征在于，所述放大器电路包括折叠级联放大器；运算跨导放大器(OTA)；源跟随器，它包括初级器件，用于将输出电压驱动至接近第一电压幅值，其中，所述初级器件接受所述折叠级联放大器的输出；以及，次级器件，用于在所述初级器件达到它的极限时将输出电压驱动至所述第一电压幅值，其中所述次级器件接受所述OTA的输出；以及，电流源，用于在所述初级器件和次级器件都没有导通时将输出电压驱动至第二电压幅值。
全文摘要
一种源跟随器可以包括一个受到它的阈值电压限制的初级驱动器件和一个不受它的阈值电压限制的次级器件，从而允许次级驱动器件可将输出电压完全驱动至所需的电压幅值。这一次级驱动器件可以在基本相同于初级驱动器件达到它的最大电压转移的时间点启动，从而可确保线性输出电压的转移。这一源跟随器可以采用放大器方式来实施。这一放大器能够输出幅值至幅值的电压，从而有利于提供最佳的性能，特别是在低功率应用中。
文档编号H03F3/50GK1581681SQ20041005642
公开日2005年2月16日 申请日期2004年8月6日 优先权日2003年8月6日
发明者B·罗森塞尔 申请人:模拟微电子学股份有限公司