专利名称：Pll合成器的制作方法
技术领域：
本发明涉及一种PLL合成器。
背景技术：
图5示出过去具有代表性的PLL合成器的结构。PLL电路由相位比较器(PC)11、环路滤波器(LPF)12、电压控制振荡器(VCO)13和程控分配器14构成。相位比较器11输出的误差信号被环路滤波器12进行平滑后，作为控制电压施加到电压控制振荡器13上。从电压控制振荡器13输出的振荡信号(频率f0)，通过程控分配器14分频为1/N的频率，输入到相位比较器11。
准振荡器15输出的振荡信号，由分配器16分频为频率fs的标准信号后输入到相位比较器11。根据该结构，输入到相位比较器11的标准信号的频率fs与由程控分配器14分频的振荡信号频率f0/N相同时，锁定环路。因此，电压控制振荡器13的振荡频率f0成为f0＝N×fs(例如，参照非专利文献1)。
非专利文献1柳泽 健编著“PLL(相同步环路)应用回路”综合电子出版社出版1998年6月25日p.11-12图2.5、p.43图3.9根据上述构造，相位比较器是以标准信号的频率工作，因此，误差信号中含有标准信号的基波及其高次谐波。另一方面，环路滤波器中通常使用由电阻元件和电容元件构成的低通滤波器，因此，在环路滤波器的输入端和输出端之间设置的串联电阻的端子间形成电容，从环路滤波器输出未完全衰减的标准信号的基波及高次谐波。因此，有电压控制振荡器输出的振荡信号的信噪比(C/N)劣化的问题。
发明内容
本发明的目的在于，防止标准信号的基波或其高次谐波与控制电压一起输入到电压控制振荡器，从而改善震荡信号的C/N。
为解决上述问题，本发明的PLL合成器包括PLL回路，至少由相位比较器、环路滤波器及电压控制振荡器组成；以及，标准振荡器，向上述相位比较器供给标准信号；在上述相位比较器和上述环路滤波器之间、或者上述环路滤波器和上述电压控制振荡器之间，插入衰减上述标准信号的基波或其高次谐波的衰减单元。
此外，由电感元件和电容元件的并联谐振陷波电路构成上述衰减单元，把上述并联谐振陷波电路插入在上述相位比较器和上述环路滤波器之间。
再者，由电感元件和电容元件的串联谐振陷波电路构成上述衰减单元，把上述串联谐振陷波电路插入在上述环路滤波器和上述电压控制振荡器之间。
发明效果在本发明中，PLL合成器包括PLL回路，至少由相位比较器、环路滤波器及电压控制振荡器组成；以及标准振荡器，向上述相位比较器供给标准信号；在上述相位比较器和上述环路滤波器之间、或者上述环路滤波器和上述电压控制振荡器之间，插入衰减上述标准信号的基波或其高次谐波的衰减单元。因此，降低供给电压控制振荡器的控制电压中所包含的标准信号的基波或高次谐波的电平，提高震荡信号的C/N。
而且，由电感元件和电容元件的并联谐振陷波电路构成上述衰减单元，把上述并联谐振陷波电路插入在上述相位比较器和上述环路滤波器之间，由此，可把并联谐振陷波电路的阻抗提高成充分大于相位比较器的输出阻抗及环路滤波器的输入阻抗，可以充分衰减标准信号的基波或高次谐波。
此外，由电感元件和电容元件的串联谐振陷波电路构成上述衰减单元，把上述串联谐振陷波电路插入在上述环路滤波器和上述电压控制振荡器之间，由此，可把串联陷波振荡器的输入阻抗降低成充分低于环路滤波器的输出阻抗及电压控制振荡器的输入阻抗，可以充分衰减标准信号的基波或高次谐波。
图1是表示本发明的PLL合成器结构的电路图。
图2是表示本发明的PLL合成器另一结构的电路图。
图3是本发明的PLL合成器中的环路滤波器和衰减单元的具体结构的电路图。
图4是表示本发明的PLL合成器的环路滤波器和衰减单元的具体构成的电路图。
图5是表示现有的PLL合成器结构的电路图。
具体实施例方式
图1表示本发明的PLL合成器的结构。由相位比较器(PC)1、衰减单元(陷波电路)2、环路滤波器(LPF)3、电压控制振荡器(VCO)4和程控分配器5构成PLL电路。而且，从准振荡器6输出的频率(例如20-30MHz)Fs的振荡信号作为标准信号输入到相位比较器1。
衰减单元2用于衰减标准信号的基波或其高次谐波，例如由利用谐振电路的陷波电路构成，也可以由带阻滤波器或低通滤波器构成。此外，环路滤波器3通常由电阻元件和电容元件构成的低通滤波器构成，其截止频率通常为数KHz至数百KHz。
在以上结述构中，从电压控制振荡器4输出的震荡信号(频率F0)通过程控分配器5分频为1/N的频率后，输入到相位比较器11中。在相位比较器1中，比较标准信号与被分频的振荡信号(频率F0/N)，在不一致期间，从相位比较器1输出误差信号。误差信号被环路滤波器3进行平滑，作为控制电压施加到电压控制振荡器4的变容二极管中(未图示)。从而，振荡频率被控制，输入到相位比较器1的标准信号的频率和由程控分配器5分频的振荡信号的频率从结果上保持一致，环路处于锁定状态。在锁定状态下，振荡信号的频率F0成为F0＝N×Fs。
从相位比较器1输出的误差信号中含有基波及其高次谐波，这些由衰减单元2进行衰减。因此，环路滤波器3中输入除去了标准信号的基波或其高次谐波的误差信号，控制电压中也不包含标准信号的基波或其高次谐波，从而提高从电压控制振荡器4输出的振荡信号的C/N。
图2是衰减单元2和环路滤波器3的插入位置被置换的结构，其他结构与图1相同。
图3及图4表示环路滤波器3和衰减单元2的具体结构。环路滤波器3由滞后超前滤波器(lag-lead-Filter)构成。此外，衰减单元2由电感元件L1和电容元件C1的并联谐振陷波电路2-1或电感L2和电容元件C2的串联谐振陷波电路2-2构成。并联谐振陷波电路2-1可通过减小电感元件L1的电感值，并增大电容元件C1的电容值，来容易提高谐振的Q(谐振阻抗)，因此，若插入到阻抗不大的相位比较器1和环路滤波器3之间，则可以有效衰减标准信号的基波及高次谐波。
此外，串联谐振陷波电路2-2中，可通过增大电感元件L2的电感值，并减小电容元件C2的电容值，来容易降低谐振的Q(谐振阻抗)，因此，若插入到阻抗大的电压控制振荡器(由变容二极管构成)4和环路滤波器3之间，则可以有效地衰减标准信号的基波及高次谐波。
图4是将并联谐振陷波电路2-1及串联谐振陷波电路2-2都插入到环路滤波器3和电压控制振荡器4之间的结构，但是，把哪一个谐振陷波电路插入到哪个位置不受图3及图4的限制，只要适当选择即可。
权利要求
1.一种PLL合成器，其特征在于，包括PLL回路，至少由相位比较器、环路滤波器及电压控制振荡器组成；以及，标准振荡器，向上述相位比较器供给标准信号；在上述相位比较器和上述环路滤波器之间、或者上述环路滤波器和上述电压控制振荡器之间，插入衰减上述标准信号的基波或其高次谐波的衰减单元。
2.如权利要求1所述的PLL合成器，其特征在于，由电感元件和电容元件的并联谐振陷波电路构成上述衰减单元，把上述并联谐振陷波电路插入在上述相位比较器和上述环路滤波器之间。
3.如权利要求1或2所述的PLL合成器，其特征在于，由电感元件和电容元件的串联谐振陷波电路构成上述衰减单元，把上述串联谐振陷波电路插入在上述环路滤波器和上述电压控制振荡器之间。
全文摘要
本发明涉及一种PLL合成器，可防止标准信号的基波或其高次谐波与控制电压一起输入到电压控制振荡器，从而改善震荡信号的C/N。该PLL合成器至少带有相位比较器PLL回路，环路滤波器及电压控制振荡器组成；标准振荡器，给上述相位比较器供给标准信号；并且，在上述相位比较器和上述环路滤波器之间、或上述环路滤波器和上述电压控制振荡器之间，插入衰减上述标准信号的基波或其高次谐波的衰减单元，来防止标准信号的基波或其高次谐波与控制电压一起输入到电压控制振荡器中。
文档编号H03L7/08GK1581701SQ200410056290
公开日2005年2月16日 申请日期2004年8月6日 优先权日2003年8月8日
发明者谷津田千一郎, 五十岚康博 申请人:阿尔卑斯电气株式会社