专利名称：低功耗cmos型高压驱动电路的制作方法
技术领域：
本实用新型是一种高压驱动电路，尤其是一种低功耗CMOS型高压驱动电路。工作时，低压一般在5V以下(包括5V)，而高压可以从5V到500V，甚至更高。
背景技术：
随着半导体行业的飞速发展，各类功率集成芯片的应用领域不断扩大，例如交流电机的控制、平板显示器驱动电路、打印机驱动电路以及声音功放系统等等，而这些驱动芯片都需要高压驱动电路用于驱动负载。
CMOS高压驱动电路是一种较常用的输出驱动电路。CMOS电路在电源与地之间有一个PMOS管和一个NMOS管，CMOS结构可以实现在一个控制信号的前提下，PMOS为开启态(关闭态)的时候，NMOS为关闭态(开启态)。当PMOS为开启态、NMOS为关闭态的时候，输出端与电源短接，输出高电位；而当PMOS为关闭态、NMOS为开启态的时候，输出端与地短接，输出低电位。
但是这种CMOS电路自身也存在缺点，当输出电平由低到高或由高到低跳变的时候，在一个较短的时间内存在高压PMOS和高压NMOS同时为开启态的时刻，这时有电源到地的电流称为“同时导通电流”。如图1所示，假设初始状态低压控制信号LV2为高电平、LV1为低电平，则N1为开启态，N2为关闭态，P2为开启态，P1为关闭态。这时，如果低压驱动电路的控制信号LV2变为低电平，则N1关闭，然后，LV1变为高电平时，N2开启，由于节点HV2的电位降低，使高压PMOS管P1开启，HV1节点电位由低电平升高到高电平，使高压PMOS管P2关闭。在节点HV1由低电平变到高电平的过程中，在一段时间内P2、N2同时为开启态，这时存在有电源到地的同时导通电流，并且该电流的大小与P2和N2的尺寸和工作电压有关，P2和N2的宽长比越大、工作电压越高，同时导通电流就越大，由P2、N2同时开启而带来的功耗也就越大。
同样，低压驱动电路的控制信号LV1变为低电平，使N2关闭，然后LV2变为高电平，使N1开启，则节点HV1电位降低，使高压PMOS管P2开启，节点HV2电位升高，使P1关闭，此时节点HV1输出由高电平变到低电平。同样在节点HV1由高电平变到低电平的过程中，在一段时间内P1、N1同时为开启态，这时存在有电源到地的同时导通电流，并且该电流的大小与P1和N1的尺寸和工作电压有关，P1和N1的宽长比越大、工作电压越高，同时导通电流就越大，由P1、N1同时开启而带来的功耗也就越大。在高压功率驱动芯片中，P1、P2和N1、N2的宽长比往往很大(几百比一)，而且工作电压很高(几十伏到几百伏)，因此高压功率驱动芯片的同时导通功耗往往很大。
在器件尺寸较小的时候，同时导通电流一般是可以忽略的，但是作为驱动电路用CMOS电路，特别是在高压大功率的应用场合，器件的宽长比都非常的大，同时导通功耗在总功耗中比重很大。本实用新型提供了一种低功耗、高速CMOS型高压驱动电路，该电路可以把同时导通功耗降低几倍，特别适用于需要较大驱动能力的场合。
发明内容
本实用新型提供一种能够减小功率损耗并能增强抗干扰能力的低功耗CMOS型高压驱动电路，本实用新型可适用于高压功率驱动芯片。
本实用新型采用如下技术方案一种作为输出驱动之用的低功耗CMOS型高压驱动电路，由电平转换级2和高压输出级4组成，电平转换级2的两输入端分别为第1时序信号LV1输入端和第2时序信号LV2输入端，高压输出级4的一个输入端为第4时序信号LV4输入端，在电平转换级2的输出端HV1和高压输出级4的另一个输入端之间设有输出缓冲级3，输出缓冲级3至少包括一个输出缓冲单元3i，该输出缓冲单元3i由一个高压PMOS管P3i和一个高压NMOS管N3i组成，高压PMOS管P3i的源与电源Vccp连接，高压PMOS管P3i的栅电极作为本级输出缓冲单元3i的输入端与上一级输出缓冲单元3i-1的输出端HV3i-1连接，高压NMOS管N3i的源接地，高压NMOS管N3i的栅电极作为第3i时序信号LV3i接收端，高压PMOS管P3i的漏与高压NMOS管N3i的漏连接并作为本级输出缓冲单元3i的输出端HVi且与下一级输出缓冲单元3i+1的输入端连接，首级输出缓冲单元31的输入端作为输出缓冲级3的输入端与电平转换级2的输出端HV1连接，末级输出缓冲单元3n的输出端作为输出缓冲级3的输出端HV3n与高压输出级4的另一个输入端连接。
与现有技术相比，本实用新型具有如下优点(1)全部采用CMOS技术，CMOS本身具有开关速度快、功耗低等特点，而且制备工艺简单。在高压大功率场合，高压CMOS的优越性尤为突出，它可以完全兼容标准低压CMOS工艺，因此可以非常容易地制备高压功率驱动芯片。
(2)由于本实用新型采用了输出缓冲级，通过相互独立的低压驱动信号(参见图2)对本实用新型的高压驱动电路进行时序控制，保证缓冲级和高压输出级的高压PMOS和高压NMOS不会同时开启(参见图3、图4)，也就不会存在同时导通功耗。
(3)缓冲级电路的存在可以极大地减小电平转换级高压CMOS管的尺寸，从而可以极大地减小电平转换级的同时导通电流和功耗(参见图5)。
(4)缓冲级电路可以屏蔽高压输出信号对电平转换级电路的干扰，整个高压驱动电路的抗干扰能力大大增强。
(5)本高压驱动电路通过调节4个相互独立的低压控制信号的时序，可以使高压输出信号的占空比接近1。
(6)本实用新型在几十伏到几百伏的高压条件下的优势尤为明显，因为在高工作电压的情况下，同时导通电流很大，因此同时导通功耗在总功耗中的比重就很大，采用本实用新型可以大大降低导通电流，相应地大大降低同时导通功耗。
图1是本实用新型的低功耗CMOS高压驱动电路的原理图。
图2是本实用新型实施例的时序信号波形图，在波形满足该图的延迟要求下，高压驱动电路实现了低功耗，图中T1、T2、T3和T4为延迟时间。
图3给出了实施例的第1时序信号HV1和第3时序信号LV31的波形图，在第1时序信号LV1和第3时序信号LV3相互交错的情况下，保证了输出缓冲级没有同时导通电流。
图4给出了第3时序信号HV31和第4时序信号LV4的波形图，在第3时序信号LV3和第4时序信号LV4相互交错的情况下，保证了高压输出级没有同时导通电流。
图5是存在和不存在缓冲级时，电路同时导通电流的对比图，加入输出缓冲级后，同时导通电流明显减小。
图6具有一级输出缓冲级的低功耗CMOS高压驱动电路的原理图。
图7具有两级输出缓冲级的低功耗CMOS高压驱动电路的原理图。
图8具有五级输出缓冲级的低功耗CMOS高压驱动电路的原理图。
图9是由倒相器构成的一种低压驱动电路原理图。
具体技术方案一种作为输出驱动之用的低功耗CMOS型高压驱动电路，由电平转换级2和高压输出级4组成，电平转换级2的两输入端分别为第1时序信号LV1输入端和第2时序信号LV2输入端，高压输出级4的一个输入端为第4时序信号LV4输入端，在电平转换级2的输出端HV1和高压输出级4的另一个输入端之间设有输出缓冲级3，输出缓冲级3至少包括一个输出缓冲单元3i，该输出缓冲单元3i由一个高压PMOS管P3i和一个高压NMOS管N3i组成，高压PMOS管P3i的源与电源Vccp连接，高压PMOS管P3i的栅电极作为本级输出缓冲单元3i的输入端与上一级输出缓冲单元3i-1的输出端HV3i-1连接，高压NMOS管N3i的源接地，高压NMOS管N3i的栅电极作为第3i时序信号LV3i接收端，高压PMOS管P3i的漏与高压NMOS管N3i的漏连接并作为本级输出缓冲单元3i的输出端HVi且与下一级输出缓冲单元3i+1的输入端连接，首级输出缓冲单元31的输入端作为输出缓冲级3的输入端与电平转换级2的输出端HV1连接，末级输出缓冲单元3n的输出端作为输出缓冲级3的输出端HV3n与高压输出级4的另一个输入端连接。
本实用新型的输出缓冲级3可以只含一个输出缓冲单元31，也可以包括二个、三个、四个、五个或更多个输出缓冲单元31，当本实用新型的输出缓冲级3只含一个输出缓冲单元31时，(参见图1)该输出缓冲单元可以理解为首级输出缓冲单元，也可以理解为末级输出缓冲单元，其输入端即为输出缓冲级3的输入端并与电平转换级2的输出端连接，其输出端即为输出缓冲级3的输出端并与高压输出级4的另一个输入端连接；当本实用新型的输出缓冲级3选择包括二个输出缓冲单元时，即输出缓冲级3由第一输出缓冲单元31和第二输出缓冲单元32组成，第一输出缓冲单元31作为首级输出缓冲单元，第二输出缓冲单元32作为末级输出缓冲单元，第一输出缓冲单元31的输出端HV31与第二输出缓冲单元32的输入端连接，具体方案如下(参见图6)第一输出缓冲单元的高压PMOS管P31的源与电源Vccp连接，第一输出缓冲单元的高压PMOS管P31的栅电极作为输出缓冲级3的输入端与电平转换级2的输出端HV1连接，第一输出缓冲单元31的高压NMOS管N31的源接地，第一输出缓冲单元31的高压NMOS管N31的栅电极作为第31时序信号LV31接收端，第一输出缓冲单元31的高压PMOS管P31的漏与第一输出缓冲单元31的高压NMOS管N31的漏连接并作为第一输出缓冲单元31的输出端HV31与作为第二输出缓冲单元32输入端的第二输出缓冲单元的高压PMOS管P32的栅电极连接，第二输出缓冲单元的高压PMOS管P32的源与电源Vccp连接，第二输出缓冲单元的高压NMOS管N32的源接地，第二输出缓冲单元的高压NMOS管N32的栅电极作为第32时序信号LV32的接收端，第二输出缓冲单元的高压PMOS管P32的漏与第二输出缓冲单元的高压NMOS管N32的漏连接并作为输出缓冲级3的输出端HV32与高压输出级4的另一个输入端连接；当本实用新型的输出缓冲级3选择包括五个输出缓冲单元31时，即输出缓冲级3由第一输出缓冲单元31、第二输出缓冲单元32、第三输出缓冲单元33、第四输出缓冲单元34和第五输出缓冲单元35组成，第一输出缓冲单元31作为首级输出缓冲单元，第五输出缓冲单元35作为末级输出缓冲单元，其具体方案如下(参见图7)第一输出缓冲单元的高压PMOS管P31的源与电源Vccp连接，第一输出缓冲单元的高压PMOS管P31的栅电极作为输出缓冲级3的输入端与电平转换级2的输出端HV1连接，第一输出缓冲单元的高压NMOS管N31的源接地，第一输出缓冲单元的高压NMOS管N31的栅电极作为第31时序信号LV31接收端，第一输出缓冲单元的高压PMOS管的漏P31与第一输出缓冲单元的高压NMOS管N31的漏连接并作为第一输出缓冲单元31的输出端HV31与作为下一级输出缓冲单元即第二输出缓冲单元32输入端的第二输出缓冲单元的高压PMOS管P32的栅电极连接，第二输出缓冲单元的高压PMOS管P32的源与电源Vccp连接，第二输出缓冲单元的高压NMOS管N32的源接地，第二输出缓冲单元的高压NMOS管N32的栅电极作为第32时序信号LV32接收端，第二输出缓冲单元的高压PMOS管P32的漏与第二输出缓冲单元的高压NMOS管N32的漏连接并作为本级输出缓冲单元32的输出端HV32与作为下一级输出缓冲单元即第三输出缓冲单元33输入端的第三输出缓冲单元的高压PMOS管P33的栅电极连接，第三输出缓冲单元的高压PMOS管P33的源与电源Vccp连接，第三输出缓冲单元的高压NMOS管N33的源接地，第三输出缓冲单元的高压NMOS管N33的栅电极作为第33时序信号LV33接收端，第三输出缓冲单元的高压PMOS管P33的漏与第三输出缓冲单元的高压NMOS管N33的漏连接并作为本级输出缓冲单元的输出端HV33与作为下一级输出缓冲单元即第四输出缓冲单元34输入端的第四输出缓冲单元的高压PMOS管P34的栅电极连接，第四输出缓冲单元的高压PMOS管P34的源与电源Vccp连接，第四输出缓冲单元的高压NMOS管N34的源接地，第四输出缓冲单元的高压NMOS管N34的栅电极作为第34时序信号LV34接收端，第四输出缓冲单元的高压PMOS管P34的漏与第四输出缓冲单元的高压NMOS管N34的漏连接并作为本级输出缓冲单元的输出端HV34与作为下一级输出缓冲单元或者说是末级输出缓冲单元即第五输出缓冲单元35输入端的第五输出缓冲单元的高压PMOS管P35的栅电极连接，第五输出缓冲单元的高压PMOS管P35的源与电源Vccp连接，第五输出缓冲单元的高压NMOS管N35的源接地，第五输出缓冲单元的高压NMOS管N35的栅电极作为第35时序信号LV35接收端，第五输出缓冲单元的高压PMOS管P35的漏与第五输出缓冲单元的高压NMOS管N35的漏连接并作为输出缓冲级3的输出端HV35与高压输出级4的另一个输入端连接；上述电平转换级2由两个高压PMOS管P1和P2和两个高压NMOS管N1和N2组成，两个高压NMOS管N1和N2的栅电极分别作为电平转换级2的两输入端并分别作为第1时序信号和第2时序信号的输入端，两个高压NMOS管N1和N2的源接地，高压PMOS管P1和P2的源与电源Vccp连接，两个高压PMOS管P1和P2中的一个高压PMOS管P1的栅电极与另一个高压PMOS管P2的漏连接，一对高压PMOS管P1和P2中的另一个高压PMOS管P2的栅电极与一个高压PMOS管P1的漏连接，用于接受第1时序信号的高压NMOS管N2的漏与一对高压PMOS管P1和P2中的任意一个高压PMOS管P2的漏连接并形成接点HV2，用于接受第2时序信号的高压NMOS管N1的漏与一对高压PMOS管P1和P2中的另一个高压PMOS管P1的漏连接并成为电平转换级2的输出端HV1；高压输出级4由高压PMOS管P4和高压NMOS管N4组成，高压PMOS管P4和高压NMOS管N4的漏相连接并作为CMOS型高压驱动电路的输出端Q，高压NMOS管N4的源接地，高压NMOS管N4的栅电极作为高压输出级4的一个输入端且该输入端为第4时序信号LV4的输入端，高压PMOS管P4的源与电源Vccp，高压PMOS管P4的栅电极作为高压输出级4的另一个输入端与输出缓冲级3的输出端HV3n连接；时序信号可以由现有技术中常见的低压驱动器产生，其具体电路参见图9。
上述高压PMOS管可以是工作耐压为5V以上的横向双扩散PMOS或纵向双扩散PMOS结构，上述高压NMOS管可以是工作耐压为5V以上的横向双扩散NMOS或纵向双扩散NMOS结构。
由于本实用新型主要应用于高压驱动芯片，因此其制备工艺和高压驱动芯片的制备工艺完全一致。一种具体工艺制备流程可以是首先选择P型衬底，然后是N型漂移区和P型漂移区植被，然后进行栅氧化层的制备，然后是多晶硅栅和多晶硅场极板的生长、刻蚀，接下来就是源、漏区，引线孔，铝引线的制备及钝化处理，整个制备工艺过程完全和高压驱动芯片的制备一样。本实用新型作为高压驱动电路主要应用于平板显示驱动芯片、电机驱动芯片、打印机驱动芯片等高压驱动芯片中。
权利要求1.一种作为输出驱动之用的低功耗CMOS型高压驱动电路，由电平转换级(2)和高压输出级(4)组成，电平转换级(2)的两输入端分别为第1时序信号(LV1)输入端和第2时序信号(LV2)输入端，高压输出级(4)的一个输入端为第4时序信号(LV4)输入端，其特征在于在电平转换级(2)的输出端(HV1)和高压输出级(4)的另一个输入端之间设有输出缓冲级(3)，输出缓冲级(3)至少包括一个输出缓冲单元(3i)，该输出缓冲单元(3i)由一个高压PMOS管(P3i)和一个高压NMOS管(N3i)组成，高压PMOS管(P3i)的源与电源(Vccp)连接，高压PMOS管(P3i)的栅电极作为本级输出缓冲单元(3i)的输入端与上一级输出缓冲单元(3i-1)的输出端(HV3i-1)连接，高压NMOS管(N3i)的源接地，高压NMOS管(N3i)的栅电极作为第3i时序信号(LV3i)接收端，高压PMOS管(P3i)的漏与高压NMOS管(N3i)的漏连接并作为本级输出缓冲单元(3i)的输出端(HVi)且与下一级输出缓冲单元(3i+1)的输入端连接，首级输出缓冲单元(31)的输入端作为输出缓冲级(3)的输入端与电平转换级(2)的输出端(HV1)连接，末级输出缓冲单元(3n)的输出端作为输出缓冲级(3)的输出端(HV3n)与高压输出级(4)的另一个输入端连接。
2.根据权利要求1所述的低功耗CMOS型高压驱动电路，其特征在于输出缓冲级(3)由第一输出缓冲单元(31)和第二输出缓冲单元(32)组成，第一输出缓冲单元(31)作为首级输出缓冲单元，第二输出缓冲单元(32)作为末级输出缓冲单元，第一输出缓冲单元(31)的输出端(HV31)与第二输出缓冲单元(32)的输入端连接。
3.根据权利要求1所述的低功耗CMOS型高压驱动电路，其特征在于输出缓冲级(3)由第一输出缓冲单元(31)、第二输出缓冲单元(32)、第三输出缓冲单元(33)、第四输出缓冲单元(34)和第五输出缓冲单元(35)组成，第一输出缓冲单元(31)作为首级输出缓冲单元，第五输出缓冲单元(35)作为末级输出缓冲单元。
4.根据权利要求1、2或3所述的低功耗CMOS型高压驱动电路，其特征在于电平转换级(2)由两个高压PMOS管(P1和P2)和两个高压NMOS管(N1和N2)组成，两个高压NMOS管(N1和N2)的栅电极分别作为电平转换级(2)的两输入端并分别作为第1时序信号和第2时序信号的输入端，两个高压NMOS管(N1和N2)的源接地，高压PMOS管(P1和P2)的源与电源(Vccp)连接，两个高压PMOS管(P1和P2)中的一个高压PMOS管(P1)的栅电极与另一个高压PMOS管(P2)的漏连接，一对高压PMOS管(P1和P2)中的另一个高压PMOS管(P2)的栅电极与一个高压PMOS管(P1)的漏连接，用于接受第1时序信号的高压NMOS管(N2)的漏与一对高压PMOS管(P1和P2)中的任意一个高压PMOS管(P2)的漏连接并形成接点(HV2)，用于接受第2时序信号的高压NMOS管(N1)的漏与一对高压PMOS管(P1和P2)中的另一个高压PMOS管(P1)的漏连接并成为电平转换级(2)的输出端(HV1)。
5.根据权利要求4所述的低功耗CMOS型高压驱动电路，其特征在于高压输出级(4)由高压PMOS管(P4)和高压NMOS管(N4)组成，高压PMOS管(P4)和高压NMOS管(N4)的漏相连接并作为CMOS型高压驱动电路的输出端(Q)，高压NMOS管(N4)的源接地，高压NMOS管(N4)的栅电极作为高压输出级(4)的一个输入端且该输入端为第4时序信号(LV4)的输入端，高压PMOS管(P4)的源与电源(Vccp)，高压PMOS管(P4)的栅电极作为高压输出级(4)的另一个输入端与输出缓冲级(3)的输出端(HV3n)连接。
专利摘要低功耗CMOS型高压驱动电路涉及一种作为输出驱动之用的高压驱动电路，在电平转换级的输出端和高压输出级的输入端之间设有输出缓冲级，由一个高压PMOS管和一个高压NMOS管组成，高压PMOS管的源与电源连接，其栅电极作为本级输出缓冲单元的输入端与上一级输出缓冲单元的输出端连接；高压NMOS管的源接地，其栅电极作为第3i时序信号接收端，高压PMOS管的漏与高压NMOS管的漏连接并作为本级输出缓冲单元的输出端且与下一级输出缓冲单元的输入端连接，首级输出缓冲单元的输入端作为输出缓冲级的输入端与电平转换级的输出端连接，末级输出缓冲单元的输出端作为输出缓冲级的输出端与高压输出级的另一个输入端连接。
文档编号H03K19/0948GK2731838SQ200420078208
公开日2005年10月5日 申请日期2004年7月30日 优先权日2004年7月30日
发明者孙伟锋, 李海松, 陆生礼, 时龙兴, 易扬波 申请人:东南大学