专利名称：用于提供具有低扭斜的对称差分输出信号的高速轨到轨分相器的制作方法
技术领域：
本发明涉及分相器领域并且尤其涉及用于提供具有低扭斜和对称性的差分输出信号的分相器领域。
背景技术：
在许多信号处理应用中，诸如在RF信号处理应用中，希望把单端输入信号变换为差分信号。然而，重要的是减少在构成差分信号的每个输出信号之间的相位误差。在某些信号处理应用中，差分输出信号中的相位误差导致互调失真。
用于把单端信号变换为差分信号的常规技术典型情况下使用两个并行的反相电路链来提供所述差分信号，所述反相电路都具有不同的延时元件。在美国专利号4,885,550中公开了没有利用反相电路的不同方法，其向差分输出放大器电路提供了单个输入端口。美国专利公开号2002/0118043也向差分输入缓冲电路提供了单个输入端口。不幸地是，这两个电路设计很复杂以致降低了它们提供具有低信号扭斜和对称性的差分输出信号的有效性。
发明内容
因此需要提供一种分相器电路，所述分相器电路接收单端输入信号并且提供具有低信号扭斜和对称性的差分输出信号。因此本发明的目的在于提供这种电路。
依照本发明提供了轨到轨(rail-to-rail)分相器电路，包括第一电源电压端口，作为用于接收第一电势的第一轨；第二电源电压端口，作为用于接收低于所述第一电势的第二电势的第二轨；分相器，包括位于所述第一和第二电源电压端口、第一到第四输出端口和第一输入端口之间的第一支路和第二支路，所述第一输入端口用于接收具有在已知电压电平附近的轨到轨电压转变的第一输入信号；互补差分放大器，用于把所述输入信号拆分为两个互补差分输出信号，所述互补差分放大器包括第一和第二输出端口和与所述分相器的第一到第四输出端口电耦合的第一到第四输入端口；和互阻抗放大器，包括与所述互补差分放大器电耦合的第一和第二输入端口以及第一和第二输出端口，所述第一和第二输出端口用于根据在所述第一和第二电势之间从轨到轨的转变来提供互补输出信号，其中所述分相器、互补差分放大器和互阻抗放大器位于用于接收第一和第二电势的第一电源电压端口和第二电源电压端口之间。
依照本发明提供了一种用于提供差分输出信号的方法，包括接收具有在从第二电压电平到第一电压电平的已知电压电平附近的轨到轨电压转变的输入信号；把所述输入信号分相为两个互补差分输出信号，所述两个互补差分输出信号在电势上彼此间隔并且互不重叠；电平移动两个互补差分输出信号以便形成除轨到轨之外的两个电平移动的互补输出信号；并且放大所述两个电平移动的互补输出信号以致它们在所述第一和第二电压电平之间具有从轨到轨的低扭斜和转变。
依照本发明提供了一种电路，包括用于接收具有在从第二电压电平到第一电压电平的已知电压电平附近的轨到轨电压转变的输入信号的装置；用于把所述输入信号分相为两个互补差分输出信号的装置，所述两个互补差分输出信号在电势上彼此间隔并且互不重叠；用于电平移动两个互补差分输出信号以便形成除轨到轨之外的两个电平移动的互补输出信号的装置；和用于放大所述两个电平移动的互补输出信号以致它们在所述第一和第二电压电平之间具有从轨到轨的低扭斜和转变的装置。
依照本发明提供了一种用于存储指令数据的存储介质，所述指令数据包括用于接收具有在从第二电压电平到第一电压电平的已知电压电平附近的轨到轨电压转变的输入信号的第一指令数据；用于把所述输入信号分相为两个互补差分输出信号的第二指令数据，所述两个互补差分输出信号在电势上彼此间隔并且互不重叠；用于电平移动两个互补差分输出信号以便形成除轨到轨之外的两个电平移动的互补输出信号的第三指令数据；和用于放大所述两个电平移动的互补输出信号以致它们在所述第一和第二电压电平之间具有从轨到轨的低扭斜和转变的第四指令数据。
现在将结合下列附图描述本发明的示例性实施例，其中图1a图示了轨到轨分相器电路的分相器级；图1b图示了轨到轨分相器电路的互补差分放大器级；图1c图示了轨到轨分相器电路的互阻抗放大器级；图1d图示了轨到轨分相器电路的第四级缓冲级，所述缓冲级是轨到轨输出驱动器；图2a图示了在预定时段期间从第一电压电平上升到第二电压电平的单端输入信号，此信号被提供到轨到轨输出驱动器的输入端口；图2b和2c图示了在NMOS1器件和PMOS1器件的漏极和源极端子上的电势之间的关系；图2d图示了NMOS1器件和PMOS1器件的交叉电压移动；图3a图示了从互补差分放大器级的输出端口所提供的输出信号“in2+”和“in2-”；图3b图示了从互阻抗放大器级的输出端口所提供的输出信号“in3-”和“in3+”；和图3c图示了从缓冲级的输出端口所提供的输出信号“out+”和“out-”。
具体实施例方式
图1a到1d依照本发明的优选实施例图示了轨到轨分相器电路100的多个级。分相器电路100由串联布置的四个对称电路级组成。图1a图示了第一级分相器级110。图1b图示了第二级互补差分放大器级130。图1c图示了第三级互阻抗放大器级150。图1d图示了第四级缓冲级170，其是轨到轨输出驱动器级。
参照图1a，第一级110由第一n沟道金属氧化物半导体(NMOS)晶体管(NMOS1)113和第一p沟道金属氧化物半导体(PMOS)晶体管(PMOS1)114组成。标记为R1的四个电阻负载117a到117d把器件NMOS1 113和PMOS1 116的漏极和源极端子电耦合到第一和第二电源电压端口110c和110d，所述端口被连接来分别接收电源电压电势Vdd和Vss。NMOS1 113和PMOS1 116的栅极端子一起被连接到单个输入端口110a。此第一级110具有四个输出端口110a到110d。在NMOS1器件113各自的漏极和源极端子形成输出端口110e和110f，并且在PMOS1器件116各自的漏极和源极端子形成输出端口110g和110h。
参照图2a，示出了被提供到分相器电路100的输入端口110a的单端输入信号。所述信号以已知频率从第一电压电平到第二电压电平进行轨到轨地振荡。对于NMOS1器件113来说，在向输入端口110a所提供的上升输入信号上升转变时，NMOS1器件113当其栅极电压到达阈值电压(Vth)时传导电流。一旦到达此栅极电压，电流就流过电阻117a和117b。在此电流从NMOS1器件113的漏极流到源极端子之前，所述漏极和源极端子分别在对应于电势Vdd和Vss的第一和第二电势。在输入信号期间，漏极端子电压，dn电势，呈现从电势Vdd的电压降V＝I*R1，而源极端子电压，sn电势从电势Vss上升到值V＝I*R1，如图2b所示。
对于向输入端口110a所提供的上升或下降输入信号，从输出端口110e到110f提供两个互补差分输出信号。这两个互补差分输出信号具有相等的幅度但是处于不同的电势(图2d)。因此，输入信号的相位被拆分。为了从NMOS1器件113获得互补输出信号，利用PMOS1器件116。PMOS1器件116和相应的电阻117c和117d与NMOS1器件113相对地工作。
参照图2b和2c，当NMOS1器件113的漏极端子上的电势(由dn电势表示)上升时，PMOS1器件116的源极端子上的电势(由sp电势表示)下降，并且当NMOS1器件113的源极端子上的电势(由sn电势表示)下降时，PMOS1器件116的漏极端子上的电势(dp电势)上升。
优选地是，在制造PMOS1和NMOS1器件期间，器件宽度具有这种比率以便获得相等跨导“gm”或相等电流，并且具有近似相同的有源区域，其中NMOS1器件的有源区域的宽度和长度乘积近似等于PMOS1器件的有源区域的宽度和长度乘积(Wn*Ln＝Wp*Lp)。作为两个器件相同的有源区域的结果，相等的电流流过器件113和116。因而，从输出端口110e到110g提供两个互补差分和相位拆分输出信号。
参照图2d，由于NMOS1 113和PMOS1 116器件当到达它们各自的阈值电压Vtn、Vtp时被“开启”，所以这使得交叉电压产生移动，被描绘为标记为“A”的点210a和201b以及标记为“B”的点202a和202b。对于NMOS1 113和PMOS1 116器件来说，这些交叉电压分别向Vdd和Vss移动。此外，由于每个NMOS1 113和PMOS1 116器件的相等增益、互导以及近似相同大小的有源区域，所以交叉电压中的移动同时出现。因为此交叉在器件113和116中同时出现，所以作为在第一级分配器110的所有阶段上的dn、sp和sn、dp信号之间的时间差的扭斜很小，数量级为几个ps。
返回参照图1b，利用被标记为MN1 134和MN2 136的两个NMOS器件以及被标记为MP1 133和MP2 135的两个PMOS器件示出了互补差分级130。器件MP1 133和MP2 135的漏极端子电耦合在一起并且还通过电阻R2 137a与第一电源电压端口130c电耦合，以便接收电势Vdd。器件MN1 134和MN2 136的源极端子电耦合在一起并且还通过电阻R21 37b与第二电源电压端口130d电耦合，以便接收电势Vss。第三电阻Rx 137c是虚拟电阻，位于在器件MP1 133的源极端子和器件MN1 134的漏极端子之间所形成的第一输出端口131a和在器件MP2 135的源极端子和器件MN2136的漏极端子之间所形成的第二输出端口131b之间。
器件MP1 133、MP2 132和R2 137a构成了PMOS差分级，而器件MN1 134、MN2 136和R2 137b构成了NMOS差分级。使用电阻R2 137a和137b来代替电流源，这是因为不需要特殊电流并且两个n型和p型电流源将不会提供足够接近的匹配，但是诸如R2 137a和137b之类的两个邻近电阻由于制造工艺而可被制造为具有非常接近的电阻，并且因而提供了近似匹配的电流传播。
PMOS器件MP1 133和MP2 135的栅极端子形成到第二级130的输入端口130e和130f，并且分别与第一级110的输出端口110f和110h电耦合。NMOS器件MN1 134和MN2 136的栅极端子被电耦合到第一级110的输出端口110e和110g。
互补差分级130的目的在于电平移动从第一级110所接收的两个互补差分输出信号并将其重新组合为一个以Vdd/2为中心的低摆动差分输出信号，所述两个互补差分输出信号选择性地处于不同的电势或电压平面上。
参照图3a，当端口110f上的信号“inp1”为高，近似为Vdd的电势，并且端口110e的信号“inn1”为低，近似Vss的电势时，大部分电流流过电阻R2 137a、器件MP1 133和虚拟负载RX 137c，流到器件MN2136并且通过电阻R2 137b流出到第二电源电压端口130d。当出现这种情况时，器件MP2 133和MN1 134不会被猛烈地“关闭”，而是略微地传导电流，这是因为它们的栅极电势并不分别在电势Vss或Vdd，而是分别在I*R1和Vdd-I*R1，其接近于源极端子电压Vss。
由于第二级130的对称性，由电流传播通过Rx 137c所产生的感应电压是V(Rx)＝I2*Rx，其中I2是从节点131a流到节点131b的电流。有意使此电压以近似Vdd/2为中心，具有相等的上升和下降时间。当第一级110输出信号转变时，使流过Rx 137c的电流反相，现在从节点131b传播到131a，并且跨过Rx 137c的感应电压等于-V(Rx)。
返回参照图1b和1c，电阻Rx 137s不是实际的电阻而是由第三级150的输入端口150a和150b所形成的虚拟负载。因而，通过电阻Rx 137s传播的电流实际上传播到第三级150的输入端口150a和150b中。因而，分别提供到第三级输入端口150a和150b的输出电压“in2+”和“in2-”是差分的，以Vdd/2为中心并且左右对称，具有相等的上升和下降时间。
在图1c中所示出的第三级150是互阻抗级，所述互阻抗级利用具有反馈负载电阻的两个反相器。位于第一输入端口150a和第一输出端口150c之间的是第一反相器151以及与之并联的反馈电阻器R4157a。位于第二输入端口150b和第二输出端口150d之间的是第二反相器152以及与之并联的反馈电阻器R4 157b。每个电阻R3 157a和157b向其各自的反相器151和152的输入端口提供了负反馈。此电阻R4 157a和157b把反相级的高增益从几百或几千降低到很小的数目，诸如五个。此级150的净效应在于它创建了具有相等上升和下降时间的已知输出波形，假定向此级所提供的输入信号在预定限制之内。此第三级150充当电阻负载，这是因为其输入信号是基于电流而不是基于电压的。参照图3b，从此级150的输出端口150c和150d所提供的输出信号“in3-”和“in3+”不是轨到轨的，这是因为还包括短路器或直通电流。通过把部分互阻抗级150耦合到第二级的每个输出端口131a和131b，在输出端口131a和131b之间产生虚拟电阻并且近似均衡了来自第二级130的输出信号。
因为从输出端口150c和150d所提供的输出信号“in3-”和“in3+”借助设计互阻抗级150来控制，所以这些信号是具有非常低扭斜的对称差分信号并且以Vdd/2为中心，但不是轨到轨的。
返回参照图1d，第四级170具有输入端口170a和170b，其分别与第三级150的输出端口150c和150d电耦合。末级170接收“in3-”和“in3+”输出信号并且缓冲它们。参照图3c，所产生的输出信号“out+”和“out-”是轨到轨的。第四级170被设计成用于放大或缓冲第三级输出信号“in3-”和“in3+”并且保留这些信号的低扭斜及上升和下降对称性。
优选在数字电路中使用轨到轨分相器电路100，在所述数字电路中要求高速或可选低速的、低扭斜且高信号对称性。选择性地，在高速差分输入输出衰减器设计中利用轨到轨分相器电路100。
对于低速信号，诸如具有数量级为几百MHz的转变的那些信号，其中观察到扭斜的数量级在200ps到400ps，利用用于分相的常规技术。而在高速信号中，信号具有数量级为Gb/s的转变，小于在差分信号之间的扭斜50ps的扭斜是优选的。有益地，本发明的实施例对具有数量级为Gb/s的转变的信号进行操作，在这种情况下常规的现有技术会失败。
在不脱离本发明精神或范围的情况下可以设想许多其它的实施例。
权利要求
1.一种轨到轨分相器电路，包括第一电源电压端口(110c；130c)，作为用于接收第一电势的第一轨；和第二电源电压端口(110d；130d)，作为用于接收低于所述第一电势的第二电势的第二轨；分相器(110)，包括位于所述第一电源电压端口(110c)和第二电源电压端口(110d)、第一到第四输出端口(110e，110f，110g，110h)和第一输入端口(110a)之间的第一支路和第二支路，所述第一输入端口(110a)用于接收具有在已知电压电平附近的轨到轨电压转变的第一输入信号；互补差分放大器(130)，用于把所述输入信号拆分为两个互补差分输出信号，所述互补差分放大器(130)包括第一输出端口(131a)和第二输出端口(131b)和与所述分相器(110)的第一到第四输出端口(110e，110f，110g，110h)电耦合的第一到第四输入端口(130e，130f，130g，130h)；和互阻抗放大器(150)，包括与所述互补差分放大器(130)电耦合的第一输入端口(150a)和第二输入端口(150b)以及第一输出端口(150c)和第二输出端口(150d)，所述第一输出端口(150c)和第二输出端口(150d)用于根据在所述第一和第二电势之间从轨到轨的转变来提供互补输出信号，其中所述分相器(110)、互补差分放大器(130)和互阻抗放大器(150)位于用于接收所述第一和第二电势的第一电源电压端口(110c，130c)和第二电源电压端口(110d，130d)之间。
2.如权利要求1所述的差分接收器电路，包括缓冲电路(170)，所述缓冲电路(170)包括与互阻抗放大器电路(150)的第一输出端口(150c)和第二输出端口(150d)电耦合的第一输入端口(170a)和第二输入端口(170b)，以及用于根据在所述第一和第二电势之间从轨到轨的转变来提供互补输出信号的第一输出端口(170c)和第二输出端口(170d)。
3.如权利要求1所述的轨到轨分相器电路，其中所述第一支路包括具有栅极、漏极和源极端子的第一NMOS器件(113)。
4.如权利要求3所述的轨到轨分相器电路，其中所述第二支路包括第一PMOS器件(116)，具有与所述第一NMOS器件(113)的栅极端子电耦合的栅极端子，以便形成到所述分相器(110)的输入端口(110a)。
5.如权利要求4所述的轨到轨分相器电路，其中所述NMOS器件(113)和PMOS器件(116)包括近似相等的有源区域和近似相等的增益。
6.如权利要求4所述的轨到轨分相器电路，其中所述第一支路包括第一组两个近似完全相同的电阻(117a，117b)，分别位于第一NMOS器件(113)的漏极端子和第一电源电压端口(110c)之间以及第一NMOS器件(113)的源极端子和第二电源电压端口(110d)之间，其中差分信号分配器(110)的第一输出端口(110e)和第二输出端口(110f)分别在第一NMOS器件(113)的漏极和源极端子上形成。
7.如权利要求6所述的轨到轨分相器电路，其中所述第二支路包括第二组两个近似完全相同的电阻(117c，117d)，分别位于第一PMOS器件(116)的漏极端子和第一电源电压端口(110c)之间以及第一PMOS器件(116)的源极端子和第二电源电压端口(110d)之间，其中所述差分信号分配器(110)的第二输出端口(110g)和第三输出端口(110h)分别在所述第一PMOS器件(116)的漏极和源极端子上形成。
8.如权利要求1所述的轨到轨分相器电路，其中所述互补差分放大器包括第一支路；放置的第二支路；在两个支路的第一端到第一电源电压端口(130c)之间的第一电阻耦合(137a)和在两个支路的第二端到第二电源电压端口(130d)之间的第二电阻耦合(137b)，其中所述第一电阻耦合(137a)和第二电阻耦合的阻抗值近似相等。
9.如权利要求8所述的轨到轨分相器电路，其中所述互补差分放大器(130)的第一支路包括第一PMOS器件(133)，具有与所述互补差分放大器(130)的第一输入端口(130e)电耦合的栅极端子，与第一支路的第一端电耦合的漏极端子，和源极端子；还包括第一NMOS器件(134)，具有与所述互补差分放大器(130)的第二输入端口(130f)电耦合的栅极端子，电耦合到第一PMOS器件(133)的源极端子的漏极端子，用于形成所述互补差分放大器(130)的第一输出端口(131a)，和电耦合到所述第一支路的第二端的源极端子。
10.如权利要求9所述的轨到轨分相器电路，其中所述互补差分放大器(130)的第二支路包括第二PMOS器件(135)，具有与所述互补差分放大器(130)的第三输入端口(130g)电耦合的栅极端子，电耦合到所述第二支路的第一端的漏极端子，和源极端子；还包括第二NMOS器件(136)，具有与所述互补差分放大器(130)的第四输入端口电耦合的栅极端子，电耦合到所述第二PMOS器件(135)的源极端子的漏极端子，用于形成所述互补差分放大器(130)的第二输出端口(131b)，和电耦合到所述第二支路的第二端的源极端子。
11.如权利要求10所述的轨到轨分相器电路，其中所述NMOS器件(134，136)和PMOS器件(133，135)包括近似相等的有源区域和近似相等的增益。
12.如权利要求1所述的轨到轨分相器电路，其中所述分相器(110)包括PMOS差分级；和与所述PMOS差分级电耦合的NMOS差分级。
13.如权利要求1所述的轨到轨分相器电路，包括位于所述互补差分放大器(130)的第一和第二输出端口之间的虚拟电阻(137c)。
14.如权利要求1所述的轨到轨分相器电路，其中所述互阻抗放大器(150)包括位于所述互阻抗放大器(150)的第一输入端口(150a)和第一输出端口(170a)之间的第一反相电路(151)；和与所述第一反相电路(151)并联的第四电阻(157a)。
15.如权利要求14所述的轨到轨分相器电路，其中所述互阻抗放大器(150)包括位于所述互阻抗放大器的第二输入端口和第二输出端口之间的第二反相电路；和与所述第二反相电路(152)并联的第五电阻(157b)。
16.如权利要求2所述的轨到轨分相器电路，其中所述缓冲电路(170)包括位于所述缓冲电路(170)的第一输入端口(170a)和第一输出端口(170c)之间的第一缓冲电路(171)。
17.如权利要求16所述的轨到轨分相器电路，其中所述缓冲电路(170)包括位于所述缓冲电路(170)的第二输入端口(170b)和第二输出端口(170d)之间的第二缓冲电路(172)，其中第一缓冲电路(171)和第二缓冲电路(172)用于据此提供互补输出信号。
18.如权利要求1所述的轨到轨分相器电路，其中已知的电压电平处于近似在第一和第二电势之间一半的电势。
19.一种用于提供差分输出信号的方法，包括接收具有在从第二电压电平到第一电压电平的已知电压电平附近的轨到轨电压转变的输入信号；把所述输入信号分相为两个互补差分输出信号，所述两个互补差分输出信号在电势上彼此间隔并且互不重叠；电平移动两个互补差分输出信号以便形成除轨到轨之外的两个电平移动的互补输出信号；并且放大所述两个电平移动的互补输出信号以致它们在所述第一和第二电压电平之间具有从轨到轨的低扭斜和转变。
20.如权利要求19所述的方法，其中在这两个互补差分输出信号之间的交叉点处于近似在第一和第二电压电平之间一半的电势。
21.如权利要求20所述的方法，其中两个互补差分输出信号关于所述交叉点对称。
22.如权利要求19所述的方法，其中两个互补差分输出信号彼此位于不同的或电压平面。
23.如权利要求19所述的方法，其中两个互补差分输出信号包括近似相等的上升和下降时间。
24.如权利要求19所述的方法，其中分相包括把输入信号差分拆分为第一组相对信号和第二组相对信号。
25.如权利要求19所述的方法，其中扭斜大于50ps。
26.如权利要求19所述的方法，其中放大两个电平移动的互补输出信号包括使两个电平移动的互补输出信号中的每个反相。
27.如权利要求19所述的方法，其中放大步骤包括提供具有第一大小的有源区域和第一增益的NMOS器件(113)；提供PMOS器件(116)，其具有与所述第一大小的有源区域相同的第二大小的有源区域和与所述第一增益相同的第二增益，其中由于所述NMOS器件(113)和PMOS器件(116)的第一和第二增益近似相等，所以对于两个互补差分输出信号来说，每个互补差分输出信号的交叉电压中的移动出现在近似相同的时间。
28.如权利要求27所述的方法，其中由于所述NMOS器件(113)和PMOS器件(116)近似相同大小的有源区域，所以对于两个互补差分输出信号来说，每个互补差分输出信号的交叉电压中的移动出现在近似相同的时间。
29.一种电路，包括用于接收具有在从第二电压电平到第一电压电平的已知电压电平附近的轨到轨电压转变的输入信号的装置；用于把所述输入信号分相为两个互补差分输出信号的装置，所述两个互补差分输出信号在电势上彼此间隔并且互不重叠；用于电平移动两个互补差分输出信号以便形成除轨到轨之外的两个电平移动的互补输出信号的装置；和用于放大所述两个电平移动的互补输出信号以致它们在所述第一和第二电压电平之间具有从轨到轨的低扭斜和转变的装置。
30.一种用于存储指令数据的存储介质，所述指令数据包括用于接收具有在从第二电压电平到第一电压电平的已知电压电平附近的轨到轨电压转变的输入信号的第一指令数据；用于把所述输入信号分相为两个互补差分输出信号的第二指令数据，所述两个互补差分输出信号在电势上彼此间隔并且互不重叠；用于电平移动两个互补差分输出信号以便形成除轨到轨之外的两个电平移动的互补输出信号的第三指令数据；和用于放大所述两个电平移动的互补输出信号以致它们在所述第一和第二电压电平之间具有从轨到轨的低扭斜和转变的第四指令数据。
全文摘要
公开了一种新颖的高速分相器电路(100)和操作方法。此高速分相器(100)利用固有的低扭斜和对称输出来根据单端输入信号创建差分的轨到轨输出信号。所述电路(100)实质上使用分相输入级(110，130)，后面是对称且平衡的几个放大级(150，170)。
文档编号H03F3/30GK1943108SQ200580011856
公开日2007年4月4日 申请日期2005年4月19日 优先权日2004年4月20日
发明者E·G·扈里, D·C·塞西安斯 申请人:皇家飞利浦电子股份有限公司