用于非均匀采样信号的可变插值器和方法

专利名称：用于非均匀采样信号的可变插值器和方法
技术领域：
目前在欧洲，DVD播放机、立体声VCR、机顶盒以及类 似的音#见频应用通过21针SCART ( Syndicat francais des Constructeurs d，Appareils de Radio et de T服vision，法国视听设备互 连工业标准)连接器或者通过分立的连接器(即视频、左声道、右声 道)输出复合视频和立体声音频。具有RF调制器的NICAM编码器 可以通过单根RF同轴电缆提供复合视频和高质量的立体声声音。这 使得消费类电子产品制造商能降低总体系统成本。此外，它还极大简 化了 一般家庭娱乐设备布线。
0004NICAM编码器，例如被用于电视台的，是非常昂贵的机 架安装单元。作为选择，用于其它应用的NICAM编码器的较便宜版 本仍然需要具有许多分立部件的电路板。
0005传统编码器的成本和复杂性是由于几个问题，例如，如文 中所述的专利申请中相对于相关申请的交叉引用所提到的。在一个申 请中中，NICAM前端(front-end)使用单一时钟并用数字电路替代 传统技术实现的几乎全部模拟模块。在另一个申请中，NICAM处理 器以一种非常有效率的方式来实现NICAM算法。

图1为根据本发明一种实施方案所述的插值器功能模块 的框图；图3为用于非均匀采样信号的插值器的插值器时序图；此外如图1中所示，第一插值器12的信号输出18,表示 为S(&)，其对应于第二插值器14的输入。第二插值器14在输出信号 线26上的信号输出以第三频率发生，表示为S(f3)。响应信号线18上 的输入信号S(f2)，并响应信号线22上的插值器选通脉冲，第二插值 器14将输入信号用可变插值因子(L)以第三频率S(f3)上采样为输出 信号线26上的输出信号。在一种实施方案中，f3为系统时钟的频率。 在另一种实施方案中，选通脉沖被用于表示插值器14的输出处的采 样信号何时为有效。
图2为具有插值因子16的SINC2滤波器或插值器的幅度 响应曲线的图示。对于SINC"虑波器，其幅度响应是标准SINC滤波 器的两倍，即，相当于标准SINC滤波器的波瓣幅度(单位为dB)乘 以因子2。 SINC2滤波器的零值(null)(诸如附图标记34、 36、 38 等所示)位于输入到滤波器的采样频率的整数倍处。
图2中所示幅度响应是基于假设即插值因子L为常数等 于16。然而，如文中所述，插值因子L可以不总为常数并且可以不 断改变，例如，以因子一 (1)改变。在一种实施方案中，可变插值 因子L可以为16或17。因此，虽然幅度响应会看起来有些像图2中 所示，但是它可以具有不同持续时间的间隔。换句话说，插值器幅度 响应会随着时间改变(即不同)。因此，图2表示可变插值器14在 给定时刻的插值因子等于十六(即L = 16)时幅度响应的例子。然而， 根据给定时刻特定的L值，零值的位置(即34、 36、 38等)会随着 时间改变。此外，如文中所述，本发明的实施方案涉及不能用均匀采 样信号的理论来描述的插值器。
图5为根据本发明一种实施方案所述的SINd插值器的 时序图。具体地，图5提供了与图6中要讨论的SINd插值器有关的 斩波信号的例子。根据本发明实施方案，SINC^插值器被配置为能正 确地处理非均匀釆样输入信号。此外，SINd插值器包括被配置为执 行斩波功能的斩波器电路。
如文中所述，对于其中L是可变的给定应用，即L可以 具有一个以上的值，L值的范围假设通过设计为已知的。因此，定义 了最小L并且斩波器对任何具有大于L的最小值的持续时间的差分器 输出信号采样进行斩波。例如，间隔102显示了最小数量的脉沖的发 生，即，斩波器输入持续时间在间隔102中等于插值器输入的持续时
间。在间隔100中，差分器输出超过了最小L，因此输入的尾端部分 被归零。换句话说，当超过最小L的持续时间时斩波器输出表示为零。 同样，在间隔104和106中，插值器输入采样持续时间超过了最小L 的持续时间，因此差分器输出采样相应的尾端部分被斩波(即归零)。斩波器输入信号在每个间隔100、 102、 104、 106等中包 含具有相同持续时间的有效部分的间隔。斩波器输入92的有效部分 的固定持续时间是基于L的最小值，通过为给定的可变插值器应用进 行设计，L的最小值将是已知的。在间隔102中，因为斩波器输入92 的有效部分分别开始和结束于间隔102的开头和结尾，所以该间隔假 设等于L的最小值。斩波器功能确保对于所有间隔100、 102、 104、 106等，差分器输出以相同持续时间即L的最小值(或持续时间)被 釆样。斩波输出的未归零部分的持续时间不会超出L的最小持续时 间。图5据此显示了由斩波器电路所实现的基本功能。通过这样做， 可变插值器即使处理非均匀采样输入信号也能产生所要的正确结果。图6为根据本发明一种实施方案所述用于非均匀采样输 入信号的SINd插值器。图6与图4的插值器相似；然而，图6的实 施方案的不同点在于其包括斩波器电路112。从图中可以看到，除了 斩波器功能之外，其余部分的相似之处在于存在包括减法模块、执行 采样和保持功能的单位延迟114、积分运算部分以及比例因子(scale factor)模块的差分器部分。在本图示中，系统时钟为24MHz。L的最小值在输入136处被提供给斩波器112。插值器输 入用124表示。斩波器112在输入128上接收插值器选通脉冲。斩波 器112内的计数器(未图示)确定斩波器输入134上的输入采样的长 度，该计数器由系统时钟130驱动并由插值器选通脉冲128复位。如 果输入釆样的长度在持续时间上比L的最小值更长，那么斩波器强制 使在最小L的持续时间之外发生的输入采样归零。因此，斩波器112通过强制使所有差分器输出采样的超出 预设持续时间、即最小持续时间L的部分归零，消除了现有已知的 (prior known )插值器遇到的问题。通过消除由非均匀采样输入信号
引入的错误，根据本发明实施方案所述的可变插值器对于插值均匀釆 样信号和非均匀釆样信号中的任何一个或两个都可以产生所要的正确结杲。
在另一种实施方案中，斩波器112包括用于接收差分器结 果信号的斩波器输入132、用于接收插值器选通脉沖信号的插值器选 通脉冲输入128、用于接收时钟信号的时钟输入130、以及输出134。 斩波器112响应斩波器输入132上的差分器结果信号以(i)将差分器 结果信号斩波为L的最小值、插值器选通脉沖信号和时钟信号的函数 并且(ii)在斩波器输出134上提供斩波差分器结果信号。此外，斩 波差分器结果信号包括未归零部分和归零部分，未归零部分对应于基 于具有持续时间等于最短持续时间的、每个插值器输入信号采样的初始部分的差分器结果，归零部分对应于基于具有持续时间长于最短持 续时间的、每个插值器输入信号采样的后续部分的差分器结果。
积分器110-2包括求和节点122，单位延迟116和缩放器 118。积分器输入134被耦合到求和节点122的第一正输入。求和节 点122还具有第二正输入和输出138。求和节点122响应求和节点输 入上的信号以在求和节点输出138上输出求和输出信号。此外，求和 节点输出138被耦合到单位延迟116的输入。单位延迟116具有时钟 输入130和输出140。单位延迟116响应求和节点输出信号和时钟输 入上的时钟信号以在单位延迟输出140上输出单位延迟输出信号。另 外，单位延迟输出140被耦合到求和节点122的第二正输入和缩放器 118的输入上，缩放器118还具有输出142。缩放器118响应单位延 迟输出信号140以在缩放器输出142上输出缩放输出信号。缩放器输 出142对应于可变插值器110的输出。
[0056在本发明的一种实施方案中，文中所公开的SINd插值 器适合被用在NIC AM编码器中。配置SINC2插值器以对非均匀采样 信号进行插值，非均匀采样信号源自定时电路产生的抖动时钟的结 果。这样的定时电路可以包括，例如，用于NICAM编码器前端部分 的定时电路。[0057在使用本发明实施方案的NICAM编码器的一种技术实 现中，存在只能假设为十六(16)和十七(17)的值的插值因子L， 在稍后将参考图7进行讨论。在这样的实现中，斩波器包括在用于差 分器寄存器的插值器选通脉冲上的简单延迟(simple delay)(即，通 过具有持续时间等于L的最小持续时间的插值器选通脉冲信号延 迟)。结果，插值器选通脉冲和减法器上的延迟的组合执行斩波功能。[0058响应具有插值因子L等于十六(即，L = 16)的当前采样 和前一个釆样二者，具有斩波器的SINd插值器表现上类似于用于均 匀采样信号(即，没有斩波器)的SINd插值器。即，十六(16)个 系统时钟周期的延迟对插值器选通脉冲没有影响。差分器在当前采样 具有十六个周期的持续时间并且前一个采样具有十七个周期的持续时间时也正确地工作，因为在本例中，只进行持续十六个周期的差分， 而之后差分器处理新的采样。[0059然而，响应具有插值因子L等于十七(即，L-17)的当 前釆样以及具有插值因子L等于十六(即，L-16)的前一个采样， SINC^插值器的差分器部分进行持续16个系统时钟周期的差分。因为 插值器选通脉沖上的延迟只为16，而插值器选通脉冲对于L-17时 为十七(17)个周期，所以延迟的选通脉冲会在第十六个(16th)周 期被断言(assert)(即，比当前釆样的选通脉沖早一个周期)，从 而使当前采样被存储到差分器寄存器中。在第十七个(17th)周期时， 当前釆样和存储的采样两者具有相同值。因此，差分器输出为0，从 而完成当前采样的斩波。[0060响应当前采样和前一采样都具有十七(17 )个周期的持续 时间发生相似操作。因此，如文中所述配置包括斩波器或斩波电路的SINC2插值器使得SINC2插值器能够对均匀和非均匀采样信号插值同 时使硬件复杂度的增加最小化。[0061图7为本发明的可变插值器150的另一种实施方案，其中 可变插值器包括差分器部分150-1和积分器部分150-2。可变插值器 150被配置为L值可以在两个值(例如16或17)之间变化的插值器 设计。用这样的简化，可以获得更有效率的实现。在本实施方案中， 斩波器功能现在由两个模块152和160实现。模块152为延迟十六(16 ) 个单位的延迟并具有一 (1)比特输入，其对应于预设的量的固定延 迟。差分器减法模块160执行斩波。[0062为了说明的目的，假设输入包含一连串每个都正好为十六 (16)个脉冲的采样。在延迟152，延迟被加在插值器选通脉沖输入 166的信号上。另外，因为延迟正好为十六(16)，又因为每个输入 釆样都为十六(16)个脉冲，所以延迟的输入和输出将是相同的。因 此，差分器150-1将正确地工作。即，因为通过斩波器使当前釆样和 前一个釆样都为相同持续时间，所以当前釆样和前一釆样之间的差分 被正确地计算。[00631再结合上述解释，在非均勻釆样输入信号的非理想情况中可能发生下列情况。假设当前采样具有十七(n)个脉冲的持续时间。插值器选通脉冲166被延迟152处理从而被延迟十六(16)个系统时 钟周期。对于系统时钟的前十六(16)个周期，差分器150-1进行当 前采样和延迟152中所存储的延迟了十六(16)个延迟单位的釆样之 间的差分。在十六(16)个延迟单位的结尾，插值器选通脉沖将要被 延迟十六(16)个延迟单位而不是十七(17)个延迟单位。因此，插 值器选通脉冲延迟的输出将比插值器选通脉冲早一个延迟单位出现。 这意味着模块154将锁住或捕获当前采样，即使并不是该这样做的时 刻(即，在十六(16)个延迟单位而不是十七(17)个延迟单位后捕 获当前釆样)。换句话说，在当前插值器输入釆样持续时间的实际结 束之前，其中L-17，模块154被强制在十六(16)个延迟单位处锁 住当前釆样。在该例中，虽然输入164上的输入采样持续时间为L- 17，但是插值器将采样斩波为十六(16)个延迟单位。相反地，对于 相同长度的输入采样，现有的插值器将信号延迟了其整个持续时间L =17。因为模块152实现了十六(16)个延迟单位，所以它在持续时 间上比可变插值器输入164上的当前采样少一个延迟单位。[0064响应模块152的延迟期满(expiration)，模块152的输 出锁住154使得154捕获当前可变插值器输入。所以，当系统时钟的 第十七个周期(17th)发生于模块152和模块154时，信号164和170 具有相同值。通过经由模块152和模块154处理插值器选通脉冲，当 前采样(持续时间等于17)被提前一个周期处理。这意味着如果进行 当前采样164和延迟的采样170之间的差值，那么差值为零。从而， 在一个系统时钟周期(for one cycle )期间输出172将变为零。因此， 在可变插值器输入被非均匀采样的情况(例如，为16或17个单位的 持续时间长度)下，当最小值为十六(16)个脉沖周期长时，斩波器 被设计为对太长的信号斩波从而消除差分器产生不必要的错误结果。 在图7的实施方案中，延迟152结合求和节点160，进行所要的斩波 功能。以有效的方式，除了延迟152之外，现成可用的门电路被用于 执行文中所述斩波器的功能。[0065如文中所述，主要因素是在当前插值器输入比最小持续时 间(例如16)更长(例如17)时。在此情况下，在最小数目L个系 统时钟脉冲周期(即16)期满之后插值器选通脉沖被延迟152输出。 结果，储存于模块154中的前一插值器输入在当前插值器输入持续时 间期满之前被处理。相比于164上的当前可变插值器输入信号的更长 持续时间(在本例中其持续时间为17),插值器选通脉冲将提前一个 延迟单位发生。[0066此外，积分器部分150-2与图4中所讨论的相类似。积分 器部分包括单位延迟156，加法器功能模块162，以及缩放器158。为 了提供单位增益，缩放器158的缩放因子为1/16,假设图示例子的L =16或17。具体地，例如，缩放器158被配置以提供SINC"虑波器 或可变插值器150的所需的总体增益。缩放器还可以被配置以提供不 同于单位增益的增益，其中增益根据给定可变插值器实现的需求来选 定。[0067在图7的一种实施方案中，斩波器包括差分器150-1的一 部分。在这样的实施方案中，差分器150-1包括第一单位延迟154、 斩波器延迟152、以及第一求和节点160。斩波器延迟152包括用于 接收插值器选通脉冲信号的输入166、用于接收时钟信号的时钟输入 168、以及输出167。斩波器延迟响应(a)插值器选通脉冲信号和(b) 时钟信号以在斩波器延迟输出167上输出斩波器延迟插值器选通脉沖 信号。另外，差分器输入164被耦合到第一单位延迟154的输入和第 一求和节点160的正输入上。第一单位延迟154具有用于接收斩波器 延迟插值器选通脉冲信号167的输入、用于接收时钟信号的时钟输入 168、以及输出170。第一单位延迟154响应(i)差分器输入164上 的信号，(ii)斩波器延迟插值器选通脉沖信号167和(iii)时钟信 号168以在第一单位延迟输出170上输出第一单位延迟输出信号。此 外，第一单位延迟输出170被耦合到第一求和节点160的负输入上， 第一求和节点还具有输出172。第一求和节点160响应第一求和节点 输入上的信号以在笫一求和节点输出172上输出求和输出信号。第一 求和节点输出对应于差分器的输出。[0068积分器150-2包括第二求和节点162、第二单位延迟156、 以及缩放器158。差分器输入172被耦合到第二求和节点162的第一 正输入。第二求和节点162还具有第二正输入176和输出174。第二 求和节点162响应第二求和节点输入上的信号以在第二求和节点输出 174上输出求和输出信号。第二求和节点输出174被耦合到第二单位 延迟156的输入上，第二单位延迟还具有时钟输入168和输出176。 第二单位延迟156响应第二求和节点输出信号174和第二单位延迟时 钟输入168上的时钟信号以在第二单位延迟输出176上输出第二单位 延迟输出信号。第二单位延迟输出176被耦合到第二求和节点162的 第二正输入和缩放器158的输入，缩放器还具有输出178。缩放器158 响应第二单位延迟输出信号176以在缩放器输出178上输出缩放输出
信号。缩放器输出对应于可变插值器的输出。[0069根据另 一种实施方案，插值器包括固定插值器和可变插值 器。固定插值器具有插值因子K以对输入信号进行插值，其中K为 固定值。固定插值器具有输入和输出，其中响应固定插值器输入上的 输入信号，固定插值器对输入信号进行插值并在固定插值器输出上提 供第一插值信号。可变插值器具有插值因子L以对第一插值信号进行 可变插值，其中L为可变的并包括最小值。可变插值器包括差分器、 斩波器和积分器。[0070差分器具有输入和输出，其中差分器响应差分器输入上的 第一插值信号以执行可变插值的差分器部分并在差分器输出上提供 差分器结果信号。斩波器被耦合到差分器以将差分器结果信号斩波为 L的最小值的函数。对于包含其中存在至少一个最短持续时间的采样 和至少一个超过最短持续时间的持续时间的采样的非均匀采样信号 的第 一插值信号，L的最小值对应于最短持续时间的釆样的持续时间。 对于包含其中釆样为固定持续时间的均匀釆样信号的第一插值信号， L的最小值对应于固定持续时间。积分器具有输入和输出，其中积分 器响应积分器输入上的斩波差分器结果信号以执行可变插值的积分 器部分并在积分器输出上提供积分器结果信号。积分器输出对应于可 变插值器的输出。[00711在前面段落中的实施方案中，斩波器通过强制使可能超出 最短持续时间的差分器结果信号采样的任何部分归零，将差分器结果 信号斩波为L的最小值的函数。在另一种实施方案中，斩波器包括用 于接收差分器结果信号的斩波器输入、用于接收插值器选通脉冲信号 的插值器选通脉冲输入、用于接收时钟信号的时钟输入、以及输出， 其中斩波器响应斩波器输入上的差分器结果信号以(i)将差分器结果 信号斩波为L的最小值、插值器选通脉沖信号和时钟信号的函数并且 (ii)在斩波器输出上提供斩波差分器结果信号。此外，对于包括未 归零部分和归零部分的斩波差分器结果信号，未归零部分对应于基于 具有持续时间等于最短持续时间的、每个插值器输入信号釆样的初始 部分的差分器结果，归零部分对应于基于具有持续时间长于最短持续 时间的、每个插值器输入信号釆样的后续部分的差分器结果。[0072根据本发明又一种实施方案，提供一种用插值因子L进 行输入信号的可变插值的方法，其中L为可变的并包括最小值，该方 法包括响应输入信号来执行插值的差分器部分并提供差分器结果信 号；将差分器结果信号斩波为L的最小值的函数以提供斩波差分器结 果信号，其中对于包含其中存在至少一个最短持续时间的采样和至少 一个超过最短持续时间的持续时间的采样的非均匀采样信号的差分 器结果信号，L的最小值对应于最短持续时间的采样的持续时间，而 对于包含其中采样为固定持续时间的均匀采样信号的差分器结果信 号，L的最小值对应于固定持续时间；以及响应斩波差分器结果信号 来执行插值的差分器部分并提供积分器结果信号，积分器结果信号对 应于可变插值的输出信号。[0073在一种实施方案中，将差分器结果信号斩波为L的最小 值的函数的步骤包括强制使差分器结果信号采样的可能超出最短持 续时间的任何部分归零。在另一种实施方案中，对差分器结果信号的 斩波还包括(i)将差分器结果信号斩波为L的最小值、插值器选通 脉冲信号和时钟信号的函数并且(ii)在斩波器输出上提供斩波差分 器结果信号。此外，斩波差分器结果信号包括未归零部分和归零部分， 未归零部分对应于基于具有持续时间等于最短持续时间的、每个插值器输入信号采样的初始部分的差分器结果，归零部分对应于基于具有 持续时间长于最短持续时间的、每个插值器输入信号采样的后续部分 的差分器结果。[0074因此，本发明的实施方案提供可变插值器的非常有效的实 现。插值器输入信号在L个系统时钟周期的间隔处被釆样，其中L表 示插值因子。对于非均匀采样信号，L的值不固定，而是可变的。本 发明实施方案还涉及被配置为对非均匀釆样信号进行插值的SINC2 插值器。这样的可变插值器可以被包括于，例如，NICAM和/或 Sigma-Delta数模转换器(DAC )的其它应用的集成电路实现中。 [00751在前述说明书中，本发明已经被结合多种实施方案来描 述。然而，本领域普通技术人员可以理解，可以在所附的权利要求中 提出的本发明实施方案的范围内作出各种修改和变化。因此，说明书 和附图被认为是阐释性而不是限制性的，并且所有这样的修改都要被 包括于本发明实施方案的范围内。例如，虽然本发明的实施方案已经 讨论了 SINd插值器，但是斩波器电路也可以被用于SINd插值器。 另外，系统时钟可以包括不同于24MHz的频率。本发明的实施方案 还包括具有本文所述的可变插值器的集成电路。[0076上文已经结合特定实施方案描述了益处、其它优点、以及 问题的解决方案。然而，可能促成任何益处、优点、或解决方案出现 或变得更为显著的益处、优点、问题的解决方案、以及任何要素都不 能被解释为任意或所有权利要求的关键的、必要的、或基本的特点或 要素。文中所用的术语"包括"，"包含"，或任何其它变种，规定为适 用非排他性内含，使得包括一系列要素的过程、方法、物品、或装置 不只包括那些要素而是可以包括该过程、方法、物品、或装置所固有 的或未特别列出的其它要素。
权利要求
1.一种可变插值器，其具有插值因子L以执行输入信号的插值，其中L是可变的并且包括最小值，该可变插值器包括差分器，其具有输入和输出，其中差分器响应差分器输入上的插值器输入信号以执行插值的差分器部分并在差分器输出上提供差分器结果信号；斩波器，其被耦合到差分器以将差分器结果信号斩波为L的最小值的函数，其中对于包含其中存在至少一个最短持续时间的采样和至少一个超过最短持续时间的持续时间的采样的非均匀采样信号的插值器输入信号，L的最小值对应于最短持续时间的采样的持续时间，而对于包含其中采样为固定持续时间的均匀采样信号的插值器输入信号，L的最小值对应于固定持续时间；以及积分器，其具有输入和输出，其中积分器响应积分器输入上的斩波差分器结果信号以执行插值的积分器部分并在积分器输出上提供积分器结果信号，积分器输出对应于可变插值器的输出。
2. 根据权利要求1所述的可变插值器，其中，斩波器通过强制使 差分器结果信号的釆样的、可能超出最短持续时间L的任何部分归 零，将差分器结果信号斩波为L的最小值的函数。
3. 根据权利要求1所述的可变插值器，其中，斩波器包括用于接 收差分器结果信号的斩波器输入、用于接收插值器选通脉冲信号的插 值器选通脉沖输入、用于接收时钟信号的时钟输入、以及输出，其中 斩波器响应斩波器输入上的差分器结果信号以(i)将差分器结果信号 斩波为L的最小值、插值器选通脉冲信号和时钟信号的函数并且(ii) 在斩波器输出上提供斩波差分器结果信号。
4. 根据权利要求3所述的可变插值器，其中，斩波差分器结果信 号包括未归零部分和归零部分，未归零部分对应于基于持续时间等于 最短持续时间的、每个插值器输入信号采样的初始部分的差分器结 果，归零部分对应于持续时间长于最短持续时间的、每个插值器输入 信号采样的后续部分的差分器结果。
5. 根据权利要求1所述的可变插值器，其中，差分器包括单位延 迟和求和节点，差分器输入被耦合到单位延迟的输入和求和节点的正输入，单位延迟具有用于接收插值器选通脉冲信号的输入、用于接收 时钟信号的时钟输入、以及输出，单位延迟响应(i)差分器输入上的 信号、(ii)插值器选通脉冲信号、和(iii)时钟信号以在单位延迟 输出上输出单位延迟输出信号，单位延迟输出被耦合到求和节点的负 输入，求和节点还包括输出，求和节点响应求和节点输入上的信号以 在求和节点输出上输出求和输出信号，求和节点输出对应于差分器的 输出。
6. 根据权利要求1所述的可变插值器，其中，积分器包括求和节 点、单位延迟和缩放器，积分器输入被耦合到求和节点的第一正输入， 求和节点还具有第二正输入和输出，求和节点响应求和节点输入上的 信号以在求和节点输出上输出求和输出信号，求和节点输出被耦合到 单位延迟的输入，单位延迟还具有时钟输入和输出，单位延迟响应求 和节点输出信号和时钟输入上的时钟信号以在单位延迟输出上输出 单位延迟输出信号，单位延迟输出被耦合到求和节点的第二正输入和 缩放器的输入上，缩放器还具有输出，缩放器响应单位延迟输出信号 以在缩放器输出上输出缩放输出信号，缩放器输出对应于可变插值器 的输出。
7. 根据权利要求1所述的可变插值器，其中，斩波器包括差分器 的一部分。
8. 根据权利要求7所述的可变插值器，其中，差分器包括第一单 位延迟、斩波器延迟、以及第一求和节点，斩波器延迟包括用于接收 插值器选通脉沖信号的输入、用于接收时钟信号的时钟输入、以及输 出，斩波器延迟响应(a)插值器选通脉沖信号和(b)时钟信号以在 斩波器延迟输出上输出斩波器延迟插值器选通脉沖信号，差分器输入 被耦合到第一单位延迟的输入和第一求和节点的正输入上，第一单位 延迟具有用于接收斩波器延迟插值器选通脉冲信号的输入、用于接收时钟信号的时钟输入、以及输出，第一单位延迟响应(i)差分器输入 上的信号、(ii)斩波器延迟插值器选通脉冲信号、和(iii)时钟信 号以在第一单位延迟输出上输出第一单位延迟输出信号，第一单位延迟输出被耦合到第一求和节点的负输入上，第一求和节点还包括输 出，第一求和节点响应第一求和节点输入上的信号以在第一求和节点 输出上输出求和输出信号，第一求和节点输出对应于差分器的输出。
9. 根据权利要求8所述的可变插值器，其中，L包括从包括十六 和十七的组中选择的值，L的最小值等于十六。
10. 根据权利要求9所述的可变插值器，其中，斩波器延迟单元 将插值器选通脉冲信号延迟十六个延迟单位。
11. 根据权利要求8所述的可变插值器，其中，积分器包括第二 求和节点、第二单位延迟、以及缩放器，积分器输入被耦合到第二求 和节点的第一正输入，第二求和节点还具有第二正输入和输出，第二 求和节点响应第二求和节点输入上的信号以在第二求和节点输出上 输出求和输出信号，第二求和节点输出被耦合到第二单位延迟的输入 上，第二单位延迟还具有时钟输入和输出，第二单位延迟响应第二求 和节点输出信号和第二单位延迟时钟输入上的时钟信号以在第二单 位延迟输出上输出第二单位延迟输出信号，第二单位延迟输出被耦合 到第二求和节点的第二正输入和缩放器的输入，缩放器还具有输出，缩放器响应第二单位延迟输出信号以在缩放器输出上输出缩放输出 信号，缩放器输出对应于可变插值器的输出。
12. 根据权利要求11所述的可变插值器，其中，斩波器延迟单元 将插值器选通脉冲信号延迟十六个延迟单位，并且缩放器将第二单位 延迟输出信号缩放十六倍。
13. —种插值器，包括固定插值器，其具有插值因子K以对输入信号进行插值，其中 K为固定值，固定插值器具有输入和输出，固定插值器响应固定插值 器输入上的输入信号来对输入信号进行插值并在固定插值器输出上 提供第一插值信号；以及 可变插值器，其具有插值因子L以对第一插值信号进行可变插 值，其中L是可变的并包括最小值，其中可变插值器包括差分器，其具有输入和输出，其中差分器响应差分器输入上的第 一插值信号以执行可变插值的差分器部分并在差分器输出上提供差 分器结果信号；斩波器，其被耦合到差分器以将差分器结果信号斩波为L的最 小值的函数，其中对于包含其中存在至少一个最短持续时间的采样和 至少 一个超过最短持续时间的持续时间的采样的非均匀采样信号的 第一插值信号，L的最小值对应于最短持续时间的釆样的持续时间， 而对于包含其中采样为固定持续时间的均匀釆样信号的第 一插值信 号，L的最小值对应于固定持续时间；以及积分器，其具有输入和输出，其中积分器响应积分器输入上的斩 波差分器结果信号以执行可变插值的积分器部分并在积分器输出上 提供积分器结果信号，积分器输出对应于可变插值器的输出。
14. 根据权利要求13所述的插值器，其中，斩波器通过强制使 差分器结果信号釆样的可能超出最短持续时间的任何部分归零，将差 分器结果信号斩波为L的最小值的函数。
15. 根据权利要求13所述的插值器，其中，斩波器包括用于接 收差分器结果信号的斩波器输入、用于接收插值器选通脉冲信号的插 值器选通脉沖输入、用于接收时钟信号的时钟输入、以及输出，其中 斩波器响应斩波器输入上的差分器结果信号以(i)将差分器结果信号 斩波为L的最小值、插值器选通脉沖信号和时钟信号的函数并且(ii) 在斩波器输出上提供斩波差分器结果信号。
16. 根据权利要求15所述的插值器，其中，斩波差分器结果信 号包括未归零部分和归零部分，未归零部分对应于基于持续时间等于 最短持续时间的、每个可变插值器输入信号釆样的初始部分的差分器 结果，归零部分对应于具有持续时间长于最短持续时间的、每个可变 插值器输入信号采样的后续部分的差分器结果。
17. —种用插值因子L进行输入信号的可变插值的方法，其中 L是可变的并包括最小值，该方法包括响应输入信号来执行插值的差分器部分并提供差分器结果信号； 将差分器结果信号斩波为L的最小值的函数以提供斩波差分器 结果信号，其中对于包含其中存在至少一个最短持续时间的采样和至 少 一个超过最短持续时间的持续时间的采样的非均匀釆样信号的差 分器结果信号，L的最小值对应于最短持续时间的釆样的持续时间， 而对于包含其中釆样为固定持续时间的均匀采样信号的差分器结果 信号，L的最小值对应于固定持续时间；以及响应斩波差分器结果信号来执行插值的积分器部分并提供积分 器结果信号，积分器结果信号对应于可变插值的输出信号。
18. 根据权利要求17所述的方法，其中，将差分器结果信号斩波 为L的最小值的函数的步骤包括强制使可能超出最短持续时间的差 分器结果信号采样的任何部分归零。
19. 根据权利要求17所述的方法，其中，对差分器结果信号的斩 波步骤还包括(i)将差分器结果信号斩波为L的最小值、插值器选 通脉冲信号和时钟信号的函数并且(ii)提供斩波差分器结果信号。
20. 根据权利要求19所述的方法，其中，斩波差分器结果信号包 括未归零部分和归零部分，未归零部分对应于基于持续时间等于最短持续时间的、每个输入信号采样的初始部分的差分器结果，归零部分 对应于基于持续时间长于最短持续时间的、每个输入信号采样的后续 部分差分器结果。
全文摘要
可变插值器(110)具有插值因子L以对输入信号(124)进行插值，其中L为可变的并且包括最小值。可变插值器包括差分器(110-1)、斩波器(112)以及积分器(110-2)。差分器(110-1)响应差分器输入信号以执行插值的差分器部分并提供差分器结果信号(134)。斩波器被耦合到差分器以将差分器结果信号斩波为L的最小值的函数，其中对于包含其中存在至少一个最短持续时间的采样和至少一个超过最短持续时间的持续时间的采样的非均匀采样信号的插值器输入信号，L的最小值对应于最短持续时间的采样的持续时间，而对于包含其中采样为固定持续时间的均匀采样信号的插值器输入信号，L的最小值对应于固定持续时间。积分器响应斩波差分器结果信号以执行插值的积分器部分并提供积分器结果信号，对应于可变插值器的输出(142)。
文档编号H03M7/00GK101167254SQ200680014664
公开日2008年4月23日 申请日期2006年4月28日 优先权日2006年3月30日
发明者戴维·P·莱斯特, 阿兰·P·金, 鲁希阿诺·佐索 申请人:飞思卡尔半导体公司