专利名称：数据配置系统、方法及相关装置的制作方法
技术领域：
本发明涉及电子电路领域，尤其涉及数据配置系统、方法及相关装置。
背景技术：
基于静态随机存储器(SRAM, Static Random Access Memory )工艺的现 场可编程门阵列(FPGA, Field Programmable Gate Array)是一种集成度4艮高 的新型高性能可编程逻辑器件， 一般适用于高端数字逻辑电路设计领域。
由于FPGA基于SRAM工艺，它在断电后不能够保存其内的配置数据， 因此在每次对FPGA通电后，还需要对FPGA配置数据。
现有技术中，通常采用如下配置方式，对FPGA进行数据配置。
图1为现有技术中数据配置系统的结构示意图，结合该图可知，现有技术 中，对FPGA的数据配置方法为
主控器在正常启动后，读取存储在闪存(Flash)上的配置数据，所述Flash 连接到主控器上；以及
主控器将所述读取的配置数据，传递给复杂可编程逻辑器件(CPLD, Complex Programmable Logic Device ),所述CPLD连4妄到主控器；
CPLD接收到所述配置数据后，将所述配置数据，配置给FPGA,所述FPGA 连接到CPLD上。
由于在每一次对FPGA进行数据配置时，主控器都将从Flash读取配置数 据，再将读取的配置数据传递给CPLD,然后由CPLD配置给FPGA，因此在 基于上述数据配置方法的数据配置过程中，所述配置数据的传输环节较多，从 而降低了数据配置的速率。
发明内容
本发明实施例提供一种数据配置系统、方法及相关装置，以提高数据配置 的速率。
本发明实施例提供了 一种数据配置系统，包括用于存储配置数据的数据存 储装置及与数据待配置装置连接的数据配置装置，其中所述数据配置装置连接 到数据存储装置，且用于从所述数据存储装置读取配置数据，并根据读取的配 置数据配置所述待配置装置。
本发明实施例还提供了 一种数据配置装置，分别与数据待配置装置及存储
有配置数据的数据存储装置连接，包括数据读取单元，用于从所述数据存储 装置读取配置数据；数据配置单元，用于根据数据读取单元读取的配置数据， 配置数据待配置装置。
本发明实施例还提供了 一种数据配置控制装置，通过数据配置装置分别与 数据存储装置和数据待配置装置连接，包括重配指令生成发送单元，用于生 成数据重配指令，以及将生成的所述重配指令发送给数据配置装置，其中所述 重配指令用以指示数据配置装置重新配置数据待配置装置。
本发明实施例还提供了一种数据配置方法，包括步骤数据配置方从数据 存储方，读取存储的配置数据；以及根据所述读取的配置数据，配置数据待配 置方。
本发明实施例通过由数据配置方从存储有配置数据的数据存储方，直接读 取所述配置数据，以及将所述读取的配置数据，配置给所述数据待配置方，解 决了现有技术中由于CPLD需要等待主控器读取Flash内的配置数据，并在所 述主控器读取配置数据后，接收其发送来的配置数据，然后才将接收的配置数 据，配置给FPGA，导致的配置数据传输环节多，数据配置速率低的问题，从 而提高了数据配置的速率。
图1为现有技术中数据配置系统的结构示意图2为本发明实施例提出的一种数据配置系统的结构图； 图3为本发明实施例提出的数据配置系统的组成结构示意图； 图4为本发明实施例提出的数据配置方法的流程图； 图5为本发明实施例提出的上电时数据配置的具体流程图； 图6为本发明实施例提出的检测Flash内存储块的流程图； 图7为本发明实施例提出的数据配置装置的结构示意图； 图8为本发明实施例提出的在线进行数据更新及重配的流程图； 图9为本发明实施例提出的在线读取Flash内配置数据的流程图； 图10为本发明实施例提出的数据配置装置及数据配置控制装置的结构示 意图。
具体实施例方式
针对背景技术涉及的问题，本发明实施例提出一种新的数据配置系统，请 参照图2,图2为本发明实施例提出的一种数据配置系统的结构图，图中CPLD 分别与Flash、主控器及FPGA连接，由该图可知，配置数据时，通过由CPLD 直接读取Flash中的配置数据，再将所述读取的配置数据，配置给FPGA，从 而提高了数据配置的速率。
其中对FPGA进行凄t据配置可以分为两种情况
一、 在上电时对FPGA进行数据配置；
二、 在完成上电时的数据配置后，在线对FPGA重新进行数据配置。 所谓在线为本领域公知概念， 一般是相对于设备断电而言的，用于表示设
备已经通电的情况。
由于该数据配置系统中CPLD在上电时，无需主控器的控制，就能够自动
读取Flash中的配置数据，并将读取的配置数据配置给FPGA,因此该数据配 置系统如果用于上电时对FPGA进行数据配置，则主控器是可选的。
另外如果需要在线对FPGA进行数据重S己，则可以由主控器向CPLD发送 数据重配指令，要求CPLD对FPGA进行数据重配，然后CPLD读取Flash内
的配置数据，重新将读取的配置数据，配置给FPGA，从而实现了在线对FPGA
的数据重配。
请参照图3，为本发明实施例提出的数据配置系统的组成结构示意图，结 合该图，本发明实施例提出的数据配置系统包括数据存储装置10及数据配置 装置20,其中数据配置装置20和数据存储装置10连接。
数据存储装置IO,用于存储配置数据。
由于数据存储装置10内的配置数据需要在断电后仍然能够保存，因此通 常选用非易失性存储器作为数据存储装置10;
数据配置装置20连接到数据待配置装置30，用于从所述数据存储装置10 中读取存储的配置数据，以及将读取的配置数据，配置给所述数据待配置装置 30。
该数据配置系统在上电，进行数据配置时，数据配置装置20可以自动读 取数据存储装置10内的配置数据，然后将所述读取的配置数据，配置给数据 待配置装置30,从而直接从数据存储装置10内读取配置数据，并完成数据配 置，提高了数据配置的速率，而且可以在没有接收到外来配置指令的情况下， 自动完成对数据待配置装置30的数据配置，节约了数据配置系统的资源。
此外该数据配置系统还可以包括数据配置控制装置40,用于向数据配置装 置20发送数据重配指令，指示数据配置装置20对数据待配置装置30进行数 据重配；数据配置装置20在接收到该数据重配指令后，读取数据存储装置10 内的配置数据，并重新将读取的配置数据，配置给数据待配置装置30,从而实 现了在线对数据待配置装置30的数据重配，提高了数据重配的灵活性，满足 了对数据配置的多样化需求。
另外为增加数据配置的灵活性，满足不同的配置需求，较佳的，所述数据
配置装置30可以根据数据配置控制装置40发来的编程控制指令，对所述数据 存储装置IO进行在线编程，例如在线更新数据存储装置10内的配置数据，使 得数据存储装置10内的配置数据无需经过重新烧写，便可得到更新，以及在 线对数据存储装置IO的存储空间进行分区、检测等。
所述数据配置控制装置40与数据配置装置20可以通过多种方式连接，可 以是直接连接，也可以是通过总线连接。如果采用总线连接，则数据配置控制 装置40可以是总线的主设备，可以随时发起对总线上任何从设备的操作或操 作指示，例如数据重配指示等，此时数据配置装置20可以作为总线的从设备， 接受数据配置控制装置40的操作指示，例如数据重配指示等。
其中所述数据配置装置可以但不限于为CPLD;所述数据存储装置可以但 不限于为Flash,例如还可以是MS卡，SD卡等非易失性存储器；所述数据待 配置装置可以但不限于为FPGA。
基于上述提出的数据配置系统，本发明实施例还提出如下数据配置方法的 设计思路数据配置方从存储有配置数据的数据存储方，读取所述配置数据； 再将所述读取的配置数据，配置给所述数据待配置方。
为便于理解，下面以CPLD作为数据配置方，Flash作为数据存储方， FPGA作为数据待配置方为例，结合说明书附图，详细阐述上述设计思路。
图4为本发明实施例提出的数据配置方法的流程图，结合该图及图2可知， 本发明实施例提出的数据配置方法包括如下步骤
步骤IOI， CPLD从存储有配置数据的Flash,读取所述配置数据；
由于Flash中存储的数据不一定全部是CPLD欲读取到的配置数据，以及 Flash的部分存储空间可能会发生损坏等原因，使得配置数据变动或者移位， 因此CPLD在从Flash中读取配置数据之前，可以先确定Flash中存储配置数 据的存储区域，例如配置数据的起始地址，然后CPLD再基于所述存储区域， 读取欲读取的配置数据。步骤102, CPLD将所述读取的配置数据，配置给所述FPGA。 如背景技术所述，在断电后，FPGA不能保存其内的数据，因此在上电时， 需要对FPGA进行数据配置。实际上，基于本发明实施例提出的数据配置方法， 在上电时，CPLD可以自动读取Flash内的配置数据，然后将所述读取的配置 数据，配置给FPGA,不仅直接从Flash内读取配置数据，完成配置，提高了 配置FPGA数据的速率，而且可以在没有接收外来配置指令，例如主控器发送 来的配置指令的情况下，自动完成了对FPGA的数据配置，节约了数据配置系 统的资源。
在完成上电时对FPGA的数据配置后，如果后续还需要对FPGA进行数据 配置，则CPLD可以在接收到连接CPLD的主控器，发送来的数据重配指令后， 重新执行步骤101及步骤102,完成对FPGA的数据重新配置。
在对FPGA数据重新配置时使用的配置数据，既可以是由所述主控器基于 CPLD，对Flash进行配置数据更新操作后更新的配置数据，也可以是Flash内 存储有多份配置数据，在上电配置数据时，向FPGA配置其中一份配置数据， 而在重新配置数据时，使用所迷多份配置数据中其他的配置数据。
下面结合图2所述的数据配置系统，分别介绍如何具体实现在上电时对 FPGA进行数据配置，以及在上电配置完成后，如何具体实现在线对FPGA进 行数据的重新配置。
一、在上电时对FPGA进行数据配置。
图5为本发明实施例提出的上电时数据配置的具体流程图，由该图可知， 可以通过如下步骤实现上电时对FPGA的数据配置 al，系统上电；
a2，判断Flash的存储空间是否损坏，在判断出没有损坏时，转到步骤a3, 否则转到步骤a4;
所述判断步骤可以通过下述方式实现在Flash内设置固定区域,存储Flash 的坏块标识信息，其中块为存储空间的一种计量单位，所述坏块标识信息可以
是坏块所在扇区的地址信息；当上电时，CPLG通过读^J斤述固定区域的坏块 标识信息，如果读取到坏块标识信息，则确定出Flash存在坏块，即Flash的 存储空间损坏，否则确定出Flash没有存在坏块，即Flash的存储空间没有损坏。
a3， CPLD按照配置数据在Flash中的预定存储区域，读取配置数据，然 后转到步骤a6;
所述存储区域可以是配置数据在Flash中的起始地址，在CPLD中可以设 置地址寄存器，专用于存储配置数据的起始地址。 a4, CPLD请求主控器确定配置数据的存储区域。
CPLD在读取到坏块标识信息，确定出Flash的存储空间发生损坏后，即 可向主控器发送请求确定配置数据的存储区域的请求指令，请求主控器确定配 置数据的存储区域。
通常CPLD还要将坏块标识信息发送给主控器。
为了防止配置数据丢失，可以在Flash内设置配置数据备份区，用于备份 配置数据，因此当主控器接收到CPLD发送来的请求指令，及坏块标识信息后， 即可根据坏块标识信息，确定出坏块所在扇区存储的是哪一些配置数据，然后 将备份数据区内存储相应配置数据的块所在的起始地址，写入到所述地址寄存 器中，以使CPLD获知将要读取的配置数据的存储范围。
a5， CPLD基于所述主控器确定的存储区域读取Flash内的配置数据。 CPLD可以基于所述地址寄存器中配置数据的起始地址，读取Flash内的 配置数据。
a6， CPLD将所述读取的配置数据，配置给FPGA。
其中由于Flash内的存储空间可能通常并不会发生损坏，因此上述判断 Flash的存储空间是否损坏的步骤就是可选的，如果不执行所述判断步骤，则 CPLD在上电时，首先根据预先存储的配置数据在Flash内的存储范围，读取
配置数据，然后将所述配置数据，配置给FPGA即可。
另外上述提到的在Flash内设置固定区域，存储坏块标识信息，以及设置 配置数据备份区的方法有多种，较佳的，可以基于CPLD,由主控器直接对Flash 的存储空间进行分区，例如设置所述固定区域，配置数据的备份区域等。
下面以将Flash存储空间划分为引导区，即所述固定区域；工作区，用于 存储配置数据的区域；以及备份区，用于存储配置数据的备份数据，为例来说 明如何基于CPLD完成上述功能
主控器向CPLD发送分区信息及分区指令，CPLD在接收到所述分区信息 及分区指令后，依据所述分区信息，对Flash进行分区操作，完成Flash的分 区，从而可以根据实际需要对Flash进行在线分区，提高了 Flash的应用广度， 增加了数据配置使用的灵活性，满足了进行不同数据配置的需求。
此外上述实施例中，CPLD对FPGA进行数据配置时，直接读取Flash内 的配置数据，并将配置数据配置给FPGA,因此解决了现有技术中，由于CPLD 需要等待主控器读取Flash内的配置数据，并在主控器读取配置数据后，接收 主控器发送来的配置数据，然后才将接收的配置数据，配置给FPGA,导致的 配置数据传输环节多，数据配置速率低的问题，从而提高了数据配置的速率。 另一方面，由上述实施例执行过程可以看出，基于本发明实施例提出的数据配 置方法，CPLD可以在无需主控器进行指令控制的情况下，自动实现对FPGA 的数据配置，从而进一步提高了数据配置的速率，而且节约了主控器的资源。
基于本发明实施例提出的数据配置方法，主控器还可以基于CPLD,检测 Flash存储空间，下面以检测Flash存储块为例说明该检测过程
参照图6，为本发明实施例提出的检测Flash内存储块的流程图，由该图 可知，检测Flash内存储空间的过程可以是
bl,主控器选通Flash;
所述选通Flash是指主控器获得通过CPLD对Flash进行操作的权利，即 在选通Flash后，主控器能够向CPLD发送指令，使CPLD根据所述指令，对 Flash进行相应操作。b2,主控器向CPLD发送坏块检测指令；
b3，在接收到所述坏块检测指令后，CPLD检测Flash,如果检测到坏块， 转到步骤b4,否则结束检测过程；
b4， CPLD记录坏块所在扇区的标识信息； b5,主控器获取所述标识信息；
b6,主控器通过CPLD将所述标识信息，写入Flash中预定存储坏块标识 信息的固定区域；
b7,主控器对Flash执行挂起操作；
所述挂起操作用于禁止对Flash中的数据进行读取，修改等操作，以确保 数据安全。
上述检测操作进 一 步完善了本发明实施例提出的数据配置方法，使得 CPLD能够通过判断在所述Flash固定区域内，是否读取到坏块所在扇区对应 的标识信息，来判断出Flash的存储空间是否有损坏，从而提高了对FPGA配 置的配置数据的准确度，进而能够提高数据配置的效率。
基于上述提出的数据配置方法，本发明实施例提出了一种数据配置装置， 该装置连接有数据待配置装置及存储配置数据的数据存储装置，请参照图7, 为本发明实施例提出的数据配置装置的结构示意图，由该图可知，所述数据配 置装置20分别与数据待配置装置30及存储配置数据的数据存储装置10连接， 包括
数据读取单元21,用于从数据存储装置IO读取配置数据； 数据配置单元22,用于根据数据读取单元21读取的配置数据，配置数据 待配置装置30。
其中所述数据配置装置20在上电后，直接从所述数据存储装置10内，读 取配置数据，并且在无需外界控制的情况下，能够自动完成对所述数据待配置 装置30的数据配置，因此一方面提高了数据配置的速率，另一方面节约了用 于控制所述数据配置装置进行数据配置的控制资源， -提高了数据配置的效率。二、完成上电时对FPGA的数据配置后，还可以在线对FPGA重新进行数
据配置。
所述数据重新配置过程一般发生在更新Flash内存储的配置数据以后，当 然如果Flash中的数据没有更新，也可以发起重新配置过程，只不过此时配置 给FGPA的配置数据仍然是上电时配置的配置数据。
下面介绍如何在线更新Flash内的配置数据，以及如何将更新后的配置数 据，配置给FPGA的过程
参照图8,为本发明实施例提出的在线进行数据更新及重配的流程图，由 该图可知，所述在线进行数据更新及数据重配的过程为
步骤cl,主控器选通Flash;
步骤c2,主控器向CPLD发送数据删除指令，用于命令CPLD删除Flash 内的配置数据，以及CPLD在接收到所述删除指令后，删除Flash内的配置数 据；
步骤c3，主控器发起配置数据传输启动操作，用于启动配置数据的传输过 程，并在发起所述启动操作后，向CPLD传输配置数据；
步骤c4, CPLD在接收到主控器传输来的配置数据后，将所述配置数据写 入到Flash内；
步骤c5，在主控器向CPLD传输完配置数据，以及CPLD将接收到的配置 数据全部写入Flash后，主控器发起配置数据传输结束操作，用于结束配置数 据的传输过程，此时已经完成Flash内配置数据的更新。
步骤c6，如果在配置数据更新后，需要进行数据重新配置过程，则主控器 向CPLD发送要求重新配置FPGA的数据重配指令；
步骤c7, CPLD在接收到所述数据重配指令后，读取Flash内更新的配置 数据，然后将所述配置数据配置给FPGA,即可实现对FPGA的数据重配。
在数据重配过程结束后，还可以由主控器发起Flash挂起操作，以保证Flash 内配置数据的安全性等。
上述配置数据的更新过程，及数据重配过程，分别实现了在线对FPGA进 行数据更新及数据重配，在提高数据配置速率的同时，还提高了执行数据更新 及数据配置的灵活性，满足了对数据配置的多样化需求。
除了在线更新配置数据，以及进行数据重新配置外，本发明实施例还可以
主控器在线读取Flash中当前存储的配置数据，从而可以进一步采耳^目应措施， 例如确定出是否需要更新当前的配置数据，或者当前配置数据是否合理等。 下面介绍主控器基于CPLD，在线读取Flash内的配置数据的具体过程。 请参照图9，为本发明实施例提出的在线读耳又Flash内配置数据的流程图， 由该图可知，所述在线读取Flash内配置数据的过程为 步骤dl,主控器选通Flash;
步骤d2,主控器向CPLD发送配置数据读取指令，用于要求CPLD读取 Flash内的配置数据，以及将读取的配置数据传输给主控器；
步骤d3, CPLD在接收到所述配置数据读取指令后，读取Flash内的配置 数据，并将所述读取的配置数据，传输给主控器；
CPLD既可以根据预先获知的配置数据在Flash中的存储区域，也可以根 据当前确定的将读取的配置数据的存储区域，来读取所述配置数据。 一般来说， 所述当前确定的将读取的配置数据的存储区域，可以由主控器在接收到CPLD 发来的请求确定将要读取的配置数据的存储区域的请求指令后，确定出该存储 区域，并将该存储区域信息反馈给CPLD，然后CPLD再读取对应的配置数据， 并传输给主控器。
步骤d4,在CPLD读取完需要读取的配置数据，并全部传输给主控器后， 主控器结束配置数据读if又过程。
同样，在读取完需要读取的配置数据后，还可以执行Flash挂起操作，以 保证配置数据的安全性。
另外，还可以基于CPLD监测FPGA的工作状态，以确定FPGA是否处于 正常工作状态，从而确定是否采取相应的措施，例如对在检测到FPGA中的配
置数据损坏时，在线对FPGA重新配置数据等。
所述检测FPGA的过程为主控器向CPLD发送FPGA工作状态检测指令， CPLD在接收到该指令后，检测FPGA的工作状态，以及在检测述工作状态后， 向主控器返回检测结果。其中CPLD检测FPGA工作状态的手段比较常见，本
文不再赘述。
基于上述提出的数据重配方法，本发明实施例还提出了一种数据配置装置 及数据配置控制装置，图10为本发明实施例提出的数据配置装置及数据配置 控制装置的结构示意图，由该图可知，数据配置装置50与数据配置装置20相 比，增加了
数据重配控制单元51,用于根据数据配置控制装置40发来的数据重配指 令，控制所述数据读取单元21及数据配置单元22,重新读取配置数据并配置 所述待配置装置。
数据更新单元52，用于根据数据配置控制装置40发来的配置数据更新指 令，更新所述数据存储装置10中存储的配置数据。
存储区域获取单元53,用于请求数据配置控制装置40确定数据存储装置 10中配置数据的存储区域，以及获取数据配置控制装置40反馈来的存储区域。
工作状态监测单元54，用于根据数据配置控制装置40的控制，监测数据 待配置装置30的工作状态。
存储空间分区单元55,用于根据凄t据配置控制装置40的控制，对数据存 储装置IO的存储空间进行分区，例如如上迷方法实施例所述，可以将数据存 储装置IO分为配置数据常态区及配置数据备份区等。
存储空间检测单元56,用于根据数据配置控制装置40的控制，检测数据 存储装置IO的存储空间。
所述检测结果有多种表现方式，例如可以为存储空间的坏块标识信息，也 可以是存储空间状态是否正常的识别信息、数据存储是否完整的识别信息，存 储空间的属性等。
其中所述检测结果，可以由数据配置装置50记录在数据存储装置10中，
也可以由数据配置装置50反馈给数据配置控制装置40。
其中所述数据重配控制单元51是可选的，由于在上电时，所述数据配置 装置50无需接收外来控制，能够自动完成所述数据配置，因此所述数据配置 装置50内可以不需要所述数据重配控制单元51,当然如果在上电配置完成后， 还需要对数据待配置方进行数据重配，那么所述数据配置装置50内应该包含 所述数据重配控制单元51。
在包含了数据重配控制单元51后，所述数据配置装置50能够才艮据所述数 据重配指令，实现了在线进行数据重配，在提高数据配置速率的同时，提高了 执行数据配置的灵活性，满足了对数据配置的多样化需求。
此外所述数据更新单元52也是可选的，由于一^L是在配置数据更新后， 才进行数据重配，因此在包含了数据更新单元52后，所述数据配置装置50能 够根据所述数据更新指令，实现配置数据在线更新，从而提高了数据重配的有 效性，以及提高了数据更新的灵活性，满足了数据配置的多样化需求。
所述存储区域获取单元53也是可选的，由于数据配置装置50可以按预定 存储区域来读取数据存储装置10中的配置数据，因此就可以不用请求数据配 置控制装置40来确定存储区域，所以该单元53是可选的。
增加了该单元53后，所述^:据配置装置50具备更大的灵活性，能够依据 不同的需求来读取相应存储区域的配置数据，还可以在配置数据出现移位，损 坏等情况时，请求数据配置控制装置40确定存储区域，读取合理的配置数据， 增大了数据配置装置50读取配置数据的合理性，从而提高了数据配置的效率 及成功率。
所述工作状态监测单元54也是可选的，增加了该单元54后，数据配置装 置50可以才艮据数据配置控制装置40的控制，来监测数据待配置装置30的工 作状态，从而根据掌握数据待配置装置30的工作状态，来采取相应的处理措 施，例如数据重配等，进而可以提高数据配置的有效性和灵活性。
所述存储空间分区单元55也是可选的，增加了该单元55的数据配置装置 50可以根据数据配置控制装置40的控制，来对数据存储装置10的存储空间进 行分区，例如分为常态区和备份区，从而可以充分利用数据存储装置的存储空 间，增加了配置数据存储的灵活性及可靠性。
所述存储空间;险测单元56也是可选的，增加了该单元56的数据配置装置 50可以根据数据配置控制装置40的控制，检测数据存储装置10的存储空间， 从而使得数据配置装置50或者数据配置控制装置40,基于该4全测结果采糾目 应处理措施，提高数据配置的有效性、灵活性及可靠性等，例如数据配置装置 50在读取配置数据时，可以根据该检测结果确定是否向数据配置控制装置40 请求确定存储区域，从而提高了数据配置的有效性；数据配置控制单元40基 于该检测结果，可以对数据存储装置IO采取相应的管理措施，例如分区管理， 属性管理等，从而对数据存储装置10的存储空间进行有效管理，充分利用了 该数据存储装置10的存储资源。
本发明实施例还提出了一种数据配置控制装置，同样结合图IO可知，本 发明实施例提出的数据配置控制装置40包括
重配指令生成发送单元41,用于生成数据重配指令，以及将生成的所述重 配指令发送给数据配置装置50;
其中所述数据重配指令可以用于指示数据配置装置50重新对数据待配置 装置30进行数据配置；
更新指令生成发送单元42，用于生成数据更新指令，以及将所述更新指令 发送给数据配置装置50;
其中所述数据更新指令可以用于指示数据配置装置50,更新数据存储装置 IO存储的配置数据；
由于数据配置时，也许需要读取当前配置的配置数据，以判断是否需要更 新配置数据等，因此所述数据配置控制装置40还可以包括
读取指令生成发送单元43，用于生成配置数据读取指令，以及将该读取指 令发送给数据配置装置50;
其中所述读取指令用以指示所述数据配置装置50,读取数据存储装置10
当前存储的配置数据，及发回所述读取的配置数据；
配置数据获取单元44,用于获取数据配置装置50发回的配置数据。 另外，在上述提出的数据配置方法实施例中，本发明实施例提出的数据配
置方法，在读取所述配置数据时，还可以基于数据配置控制方确定的配置数据
的存储区域，来读取所述配置数据，因此所述数据配置控制装置40还可以包
括
存储区域确定单元45,用于根据数据配置装置50发来的，用以确定数据 存储装置10中配置数据存储区域的请求指令，确定配置数据的存储区域；
存储区域反馈单元46，用于向数据配置装置50反馈所述配置数据的存储 区域。
在将该存储区域反馈给数据配置装置50后，所述数据配置装置50中的读 取单元即可基于该存储区域读取相应的配置数据。
针对上述方法实施例中，主控器可以基于CPLD对Flash进行分区，以及 监测FPGA工作状态，本发明实施例提出，所述数据控制装置40还可以包括
存储空间分区控制单元47,用于控制数据配置装置50对数据存储装置10 的存储空间进行分区。
其中所述控制数据配置装置50对数据存储装置10的存储空间进行分区的 方式可以为由存储空间分区控制单元47生成分区控制指令，并将该控制指 令发送给数据配置装置50，所述分区控制指令用于控制数据配置装置50对数 据存储装置10的存储空间进行分区。
工作状态监测控制单元48，用于控制数据配置装置50监测数据待配置装 置30的工作状态。
其中所述控制数据配置装置50对数据待配置装置30的工作状态进行监测 的方式可以为由工作状态监测控制单元48生成监测控制指令，并将该控制
指令发送给数据配置装置50，所述监测控制指令用于控制数据配置装置50对
数据待配置装置30的工作状态进行监测。
存储空间检测控制单元49,用于控制数据配置装置50 ^r测数据存储装置 10的存储空间。
所述控制数据配置装置50对数据存储装置10的存储空间进行检测的方式 可以为由存储空间检测控制单元49生成检测控制指令，并将该控制指令发 送给数据配置装置50,所述检测控制指令用于控制数据配置装置50对数据存 储装置10的存储空间进行检测。
其中所述检测结果可以是所述数据存储装置10中损坏的存储空间例如损 坏的扇区的标识信息，此时数据配置装置在从数据存储装置10读取配置数据 时，就可以根据是数据存储装置10中是否有所述标识信息，来确定是否向数 据配置控制装置请求确定配置数据的存储区域，从而提高了数据配置的有效 性，另外基于该检测结果，还可以更有效的对数据存储装置IO进行分区，充 分提高存储空间的利用率及分区的合理性，进而可以保证所述数据存储装置10 更科学有效的存储配置数据。
此外存储空间分区控制单元47、工作状态监测控制单元48及存储空间检 测控制单元49均是可选的。
本发明实施例提出的数据配置控制装置40不仅可以控制数据配置装置50 在线重新配置数据待配置装置30，而且可以通过借助数据配置装置50进行配 置数据的更新，当前配置数据的获取、工作状态的监测及存储空间的分区、检 测等操作来提高数据配置的有效性、灵活性及可靠性，满足了不同的数据配置 需求，极大的提高了应用范围和实用性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发
明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及 其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1、一种数据配置系统，包括用于存储配置数据的数据存储装置及与数据待配置装置连接的数据配置装置，其特征在于，所述数据配置装置连接到数据存储装置，且用于从所述数据存储装置读取配置数据，并根据读取的配置数据配置所述待配置装置。
2、 如权利要求1所述的系统，其特征在于，还包括数据配置控制装置，连接到数据配置装置。
3、 如权利要求2所述的系统，其特征在于，所述数据配置装置还用于根 据数据配置控制装置发来的编程控制指令，对所述数据存储装置进行在线编程。
4、 一种数据配置装置，与数据待配置装置连接，其特征在于，还与存储 有配置数据的数据存储装置连接，包括数据读取单元，用于从所述数据存储装置读取配置数据； 数据配置单元，用于根据数据读取单元读取的配置数据，配置数据待配置 装置。
5、 如权利要求4所述的装置，其特征在于，还连接有数据配置控制装置； 以及所述数据配置装置还包括数据重配控制单元，用于根据所述数据配置控制装置发来的数据重配指 令，控制所述数据读取单元及数据配置单元，重新读取配置数据并配置所述待 配置装置。
6、 如权利要求4所述的装置，其特征在于，还连接有数据配置控制装置； 以及所述数据配置装置还包括数据更新单元，用于根据所述数据配置控制装置发来的配置数据更新指 令，更新所述数据存储装置中的配置数据。
7、 一种数据配置控制装置，其特征在于，通过数据配置装置分别与数据存储装置和数据待配置装置连接，包括重配指令生成发送单元，用于生成数据重配指令，以及将生成的所述重配 指令发送给数据配置装置，其中所述重配指令用以指示数据配置装置重新配置数据待配置装置。
8、 如权利要求7所述的装置，其特征在于，还包括 更新指令生成发送单元，用于生成配置数据更新指令，以及将所述更新指令发送给数据配置装置，其中所述更新指令用以指示数据配置装置更新数据存储装置中的配置数据。
9、 如权利要求7所述的装置，其特征在于，还包括 读取指令生成发送单元，用于生成配置数据读取指令，以及将该读取指令发送给数据配置装置，其中所述读取指令用以指示所述数据配置装置读取数据存储装置中的配置数 据，及发回所述读^^的配置数据；配置数据获取单元，用于获取所述数据配置装置发回的配置数据。
10、如权利要求7所述的装置，其特征在于，还包括存储区域确定单元，用于根据数据配置装置发来的，用以确定数据存储装 置中配置数据存储区域的请求指令，确定配置数据的存储区域；存储区域反馈单元，用于向该数据配置装置反馈所述配置数据存储区域。
11、 如权利要求7所述的装置，其特征在于，还包括存储空间分区控制单 元，用于控制数据配置装置对数据存储装置的存储空间进行分区。
12、 如权利要求7所述的装置，其特征在于，还包括工作状态监测控制单 元，用于控制数据配置装置监测数据待配置装置的工作状态。
13、 如权利要求7所述的装置，其特征在于，还包括存储空间检测控制单 元，用于控制数据配置装置，检测数据存储装置的存储空间。
14、 一种数据配置方法，其特征在于，包括步骤数据配置方从数据存储方读取存储的配置数据；以及 根据所述读取的配置数据，配置数据待配置方。
15、 如权利要求14所述的方法，其特征在于，在所述读取之前还包括接 收数据重配指令，以及在接收到数据重配指令后，执行所述读取及配置步骤。
16、 如权利要求14所述的方法，其特征在于，还包括接收配置数据更新 指令，以及在接收到配置数据更新指令后，更新数据存储方存储的配置数据。
全文摘要
本发明公开了一种数据配置系统、方法及相关装置，以提高数据配置的速率，该数据配置系统包括用于存储配置数据的数据存储装置，及与数据待配置装置连接的数据配置装置，其中所述数据配置装置连接到数据存储装置，且用于从所述数据存储装置读取配置数据，并根据读取的配置数据配置所述待配置装置。所述数据配置方法，包括步骤数据配置方从数据存储方读取存储的配置数据，以及根据所述读取的配置数据，配置数据待配置方。
文档编号H03K19/173GK101207382SQ200710194769
公开日2008年6月25日 申请日期2007年12月3日 优先权日2007年12月3日
发明者彭少宁, 彭鼎祥 申请人:福建星网锐捷网络有限公司