产生不同相二进制信号的方法和设备及其应用的制作方法

专利名称：产生不同相二进制信号的方法和设备及其应用的制作方法
技术领域：
本发明涉及一种基于可编程部件来产生具有相位差的二进制信号的方 法和设备。
背景技术：
相移电路用在信号处理和功率电子这两个电子学中的许多应用中。 一般 来说，电路被设计为在给定的频率产生给定的相位差。对于另一个相位角或 另一个频率，则必须要修改该电路。
在文献US 6744296中描述的电路和方法改变了这种情况，因为相位偏 移角可以与频率独立地由电压来连续调节。
但是，部分用于上述电路的模拟部件不能保证产生特定的应用中所需要 的非常精确的相位差。
特别是在汽车应用的情况，诸如电子点火或者无刷电动机/发电机 (generator)的4空制。
因此，例如文献US 4788957提出了通过使用由计算机形成的相位差电 路和自动点火检测器来改进用于控制内燃机的点火点的设备。
尽管全数字方法与模拟方法相比，在实施的灵活性和成本方面很有利， 然而使得全数字方法在本领域中难以普及的一个障碍是跟随信号的快速变 化所需的巨大的计算能力。
多处理器微控制器部件在市场上出现了，如果它们被适当编程的话，则 可以免去这个限制。
文献US 5317248明确地7>开了 一种对Motorola的MC68332微控制器 进行编程以便产生控制脉冲的方式，该控制脉沖被脉宽调制，以用于多相电 机。
MC68332微控制器也具有中央处理单元或CPU ( CPU是中央处理单元 "Central Processing Unit"的英文首字母缩写)、专用于临时事件的计算单元 或者TPU (TPU是时间处理器单元"Time Processor Unit"的英文首字母缩
6写)。TPU具有可编程延迟电路(本领域技术人员公知为英文术语"定时器
(timer)")和可编程脉宽调制模块，该模块被称为PWM模块(PWM是脉宽 调制"Pulse Width Modulation"的英文首字母缩写)。
TPU产生同步信号和中心位于此信号的边沿的脉沖。
在文献US5317248中描述的算法划定了转变次数和抖动的界限,但是所 用的方法却似乎仅可应用于所产生的信号仅相对于来自于感测电机的转子 的位置的单个传感器的单个同步信号是不同相的情况。
但是，公知多相电机最好对于每一相都包括一个位置传感器，以便快速 检测转子的速度变化。

发明内容
因此本发明的目的是通过提供一种产生相对于一组同步二进制信号中 的至少一个同步二进制信号的不同相二进制信号的方法来填补此项空白。该 控制相位偏移角是连续可变的，并且该同步信号具有相同的可变周期。
该方法是这种类型的，其包括通过至少根据该控制相位差角、至少由该 同步二进制信号的同步沿即上升沿或下降沿来计算至少一个电平切换延迟， 从而产生不同相信号的上升沿和下降沿。
根据本发明的该方法的出色之处在于从该同步沿当中选择至少一个参 考沿以使得该水平切换延迟最小。
优选地，该不同相信号数和该同步信号数等于预定相数。该同步信号有 利地具有0.5的占空比，并且彼此之间是不同相的，相差为度数等于360° 除以该相数的额定相位差角。因此根据本发明的方法的附加特性包括测量两 个连续同步沿之间的时间间隔，这两个连续同步沿中一个是上升沿， 一个下 降沿。
对于同步二进制信号中的当前同步二进制信号计算电平切换延迟，以便 产生相关的当前不同相二进制信号的相应沿，优选地通过下面等式来计算
△ Tl=ATpn*(A cpref-(p+180)*Np/360 其中
-△ Tpn是先前测量的时间间隔； -cp是以度数表示的控制相位角；
-△cpref是当前同步二进制信号的初始相位角相位差cpO的初始沿和从同步信号中选择出的参考同步二进制信号的参考相位角(pr的参考沿之间的 相位差(p0-cpr，其以度数表示； -Np等于相数的两倍。
利用了如下事实获得了有益效果两个连续同步沿之间的时间间隔的沿 间(inter-edge)值是由借助与该同步二进制信号相关的可编程测量延迟电路 的计数而产生的，该可编程测量延迟电路具有预定的测量增量频率。
在这种情况下，对于同步二进制信号当中的当前同步二进制信号计算电 平切换延迟的当前值，以便产生相关的当前不同相二进制信号的相应沿，优 选地通过下面的等式来计算
VATl=VATpn*(A (pref-(p + 180)*Np/360 其中:
-V厶Tpn是该沿间值； -cp是以度数表示的控制相位角；
-△cpref是当前二进制同步信号的初始相位角相位差cpO的初始沿和从 二进制同步信号中选择出的参考二进制同步信号的参考相位角cpr的参考沿 之间的相位差(pO-(pr，其以度数表示；
-Np等于相数的两倍。
此时，根据本发明的产生不同相二进制信号的方法高度有利地包括下述 步骤
-使得与当前二进制同步信号相关的当前可编程延迟电路的当前增量频 率等于测量增量频率；
-当前输出线与当前可编程延迟电路相关；
-将当前值V△ Tl或切换延迟加载到当前可编程延迟电路中；
-配置该当前可编程延迟电路以使得当当前可编程延迟电路的当前计数 器达到当前值VAT1时，该当前输出线完成从高电平到低电平的第一转变、 或者从低电平到高电平的第二转变；
-通过当前输出线来产生当前不同相二进制信号。
代替上述步骤，所述根据本发明的产生不同相二进制信号的方法也有利 地包括下述变型步骤
-使得与当前二进制同步信号相关的当前可编程延迟电路的当前增量频 率等于测量增量频率；-将切换延迟的当前值VATl加载到当前可编程延迟电路中； -在每次达到当前值VAT1时，激活与该当前可编程延迟电^各相关的当 前中断；
-使得当前可编程脉宽调制模块的当前可编程计数器的当前计数频率等 于测量增量频率除以两倍的相数；
-当前输出线与当前可编程脉宽调制模块相关；
-将当前可编程脉宽调制模块的当前周期寄存器和当前占空比寄存器分 别加载有沿间值VATpm和该值的一半；
-配置该当前可编程脉宽调制模块以使得当在当前中断的每次触发时， 当前可编程计数器达到包含在该当前占空比寄存器中的当前中间值时，该当 前输出线完成从高电平到低电平的初始转变及接着从低电平到高电平的第 一转变，并且当前可编程计数器达到包含在该当前周期寄存器中的当前最终 值时，该当前输出线最终完成从高电平到低电平的第二转变；
-通过当前输出线来产生当前不同相二进制信号。
本发明也涉及用于产生相对于一组同步二进制信号中的至少一个同步 二进制信号具有连续可变的控制相位差角的不同相二进制信号的设备，该设 备包括微处理器或微控制器，该微处理器或微控制器包括
-至少一个中央处理单元；
-至少一个易失性存储器和/或至少一个非易失性存储器；
-至少一个可编程延迟电路；
-至少一个输入端口。
该设备的存储器与现有技术的区别在于它们包含根据本发明的程序实 现方法。
可变地，该设备也优选地包括至少 一个可编程脉宽调制模块。 该设备也有利地包括接收代表控制相位角的信号的串行接口 。该接口优 选地提供与CAN型的嵌入式系统的连接。
在车辆上特别是在汽车上的多相电机的控制循环中通过使用根据本发
明的方法和/或设备可以受益。
不用说，本发明也涉及可以由上述设备执行的且实现前述方法的指令序列。
上述基本说明书使得对本领域技术人员来说，通过才艮据本发明的产生不同相信号的方法和设备得到的效果相对于现有技术是显而易见的。
下面将参考附图给出对本发明的详细说明书的描述。应当注意，这些附 图除了示出说明书的文字部分以外没有其它目的，并且不应当被理解为限制 本发明的范围。


图1示出了在相数等于3的情况下的同步二进制信号和不同相二进制信
号的时序图2示出了通过可编程测量延迟电路的沿间值VATpn的定值原理； 图3a、 3b和3c示出了当前同步二进制信号的初始沿和参考同步二进制 信号的参考沿之间的相位差A (pref的示例；
图4示出了在同步信号的频率增加的情况下的根据本发明的方法的细
"p;
图5示出了根据控制相位差角的180°补角的不同相信号的沿的编程； 图6示出了用于根据控制相位差角产生不同相二进制信号的可编程延 迟电3各的输出线上的电平的连续关系(concatenation);
图7、 8和9示出了根据本发明的使用PWM模块的方法的变型； 图7示出了借助于该模块的可编程计数器的二进制信号的产生原理； 图8示出了相对于同步二进制信号的二进制不同相信号的产生原理； 图9示出了由三个同步信号重构当前不同相二进制信号； 图10和11示出了被适配为实现根据本发明的方法的微控制器的结构。
具体实施例方式
根据本发明的方法使得能够由彼此相差恒定额定相角①的N个输入信 号重新产生出相同数量的彼此之间具有相同的相差O的不同相信号，但是不
同相信号相对于输入信号具有可编程的偏移cp 。
图1示出了 N = 3的情况。输入信号Sil、 Si2、 Si3例如是从三相电机的 转子的位置处的三个传感器产生的同步二进制信号。这三个信号Sil、 Si2、 Si3具有相同的频率，具有0.5的占空比，并且彼此相差为①=120° 。
三个不同相二进制信号Sol、 So2、 So3具有与同步信号Sil、 Si2、 Si3 相同的频率和相同的占空比，它们彼此之间具有相差①=120° ,但是在Sil和Sol之间、Si2和So2之间、Si3和So3之间存在相位差(p 。
偏移信号的再生是基于两个组合子功能的重构和移位。以下，当再生 使用可编程延迟电路时，将参照图2到6给出这两个子功能的详细描述，此 外当再生使用PWM模块时，将参照图7、 8和9给出这两个子功能的详细 描述。
不同相二进制信号Sol、 So2、 So3的重构依赖于同步二进制信号Sil、 Si2、 Si3的周期的精确测量。
为此，考虑优选地被限制为具有0.5的占空比的并且彼此之间相差额定 相角①=360/N的N个输入信号的事实，如图2所示，由可编程延迟电路 TIMERM来测量两个连续沿，即下降和上升沿1， 2; 4， 5; 7, 6、或上升 沿和下降沿3， 4之间的时间间隔ATpn就够了 ，该可编程延迟电路的测量 增量频率FTIMERM是预定的。
时间间隔△ Tpn的定时器的时间单位值，也就是说由定时器TIMERM计 数的结果VATpn为
V △ Tpn= △ Tpn*FTIMER
那么，同步信号Sil、 Si2、 Si3的周期ATtotal在时间Tn时为 △ Ttotal=Np* △ Tpn
或者以定时器TIMERM的时间为单位，为 VATtotal=Np*VATpn
Np是信号Sil、 Si2、 Si3的每个电周期的沿数，也就是说Np-2fN。
加载到与不同相信号Sol、 So2、 So3的每一个相关的可编程延迟电路的 寄存器中的值将会以已知方式使得能够再生出具有与输入同步信号Sil 、 Si2、 Si3的周期相等的周期的脉冲。
但是，由于该基本方法会导致显著的转变延迟和剧烈的抖动，这将会限 制该方法在低频同步信号Sil、 Si2、 Si3中的应用，因此不使用该方法。
仅使用在时间Tn时的沿间值VATpn来产生不同相二进制信号Sol、 So2、 So3的上升沿和下降沿，另外考虑不同相设置值cp,如参照图3a、 3b 和3c所i^明的。
对于同步信号Sil，存在相关的可编程延迟电路TIMER1，其具有下述 特性
-在"输出比较，，模式下，延迟电路TIMER1被增加到物理输出线0UTPIN1中(这就是说，该电路连续比较其计数值与参考值，并且根据该 结果执行预先编程的指令)；
-延迟△ Tl之后的未来转变H->L或L-〉H的电平被编程(按惯例，H表 示逻辑高电平，L表示逻辑低电平，也即英语中"高"和"低"的首字母);
-可以在编程周期结束前的任何时间处强迫执行该转变。
相同的描述适用于与其它同步信号Sil、 Si2、 Si3有关的可编程延迟电 路(下文将一致认为，提及的适用于"当前"同步二进制信号或"当前"不 同相二进制信号的信号Sil或Sol，也就是同步二进制信号Sil、 Si2、 Si3中 的任意一个或不同相二进制信号Sol、 So2、 So3中的任意一个)。
该配置使得能够避免使用中断并且因此优化CPU负载，由于TIMER1 上的电平转变将由该部件在编程周期结束时来管理。
可替换地，根据需要，可编程延迟电路TIMER1可在"中断"模式下被 配置。
在后一种工作模式下，与TIMER1有关的中断在延迟AT1之后调用中 断例程电平转变H->L或L->H然后通过直接存取与TIMER1有关的输出 线OUTPIN1的状态寄存器而发生。直接存取OUTPIN1可以在任何时候发 生，以便强迫得到期望的电平。
当前定时器TIMER1的工作模式已被编程，配置其时基以使得当前增量 频率FTIMER1等于用于测量信号Sil、 Si2、 Si3的周期的定时器TIMERM 的测量增量频率FTIMERM。
不同相二进制信号Sol的产生依赖于下述步骤
-在时间tn时获得沿间值VATpn;
-考虑从O。到360°的范围，将Sil和要被产生的信号Sol之间的延迟(p' 表示为9'=180° -cp;
-对于Sil、 Si2、 Si3的每个沿1 — 7,计算VAT1，该值被加载到TIMER1 中，以4艮据ATpn和延迟cp'产生延迟八Tl;
-通过宏指令CLEAR—NEXT—Tl或SET—NEXT—Tl,定时器TIMER1被 配置为分别用于从高电平到低电平的转变、或者从低电平到高电平的转变。
当计数器TIMER1达到加载到其比较寄存器的当前值VAT1时，该转 变发生。当前值VAT1与相对于参考沿产生的延迟AT1对应，A(pref是初 始相位角(p。的初始沿5和参考相位角(pr的参考沿4、 5、 7之间的相位角的差。
延迟AT1的当前值VAT1计算如下
△ (pref = cp0_ cpr (p' = 180- (p
(p" = (p' + △ cpref
V △ Tl = V △ Tpn* ( (p" *Np/360 )
图3a、3b和3c示出了对于cp'的三个范围的值计算A(pref的三个值的示 例(设信号Sil的初始沿为(p。 = 0 )。
在每种情况下，从在不同相二进制信号Sol的要被重构的沿8之前的所 有同步信号Sil、 Si2、 Si3的沿l-7中选择的参考沿4、 5、 7是最靠近要获 得的转变8的沿4、 5、 7，也就是说其电平切换延迟VAT1是最小的。
图3a示出了对于0。 <cp'<30° ， Si2的下降沿4作为参考沿4。在这种 情况下
△ cpref=0- ( -60) =60° ，且 VAT1= ( VATpn* ( (p'+60)) /60
图3b示出了对于90。 >(p'>30° ，参考沿5和初始沿5与Sil的上升沿 5合并。在这种情况下
厶cpref-O且VATl = ( V △ Tpn* (p') /60
图3c示出了对于150° >q>' >90° ， Si3的下降沿作为参考沿7。在这种 情况下
△ cpref=0-60 = -60° ,且 VAT1= (VATpn*((p'-60))/60
一般来说，根据q/来选择参考沿4、 5、 7,以便在其中测量ATpn可用 的时间tn和输出线OUTPINl上的编程的沿的出现之间具有最小的延迟。
当输入信号Sil、 Si2和Si3的频率增加时，测量到的周期ATpn减小， 因此Sil、 Si2或Si3的下一沿9可以落在时间Tp提供的沿IO之前以及在已 ^L编程的延迟VAT1结束之前，如图4所示。
在所有情况下，在时间ATpn编程的任何转变都被例行地强迫到时间 ATpn+l。
图4清楚地示出Sil的上升沿9在预期时间Tp之前的时间tn+3发生、 而且处于在时间tn+3测量以及在定时器TIMER1中编程的延迟VATln结束
13之前。在重新计算新的值VATln+3之前，宏指令FORCE—TIMER1强迫执 ^^已在时间tn处编程的转变11，其将考虑新的频率^f直。
图5详细说明了根据本发明的根据(p'在Sil、 Si2和Si3的每个沿上信号 Sol的构建的步骤。
通常，在此图中，特别是在相位差角(p'为0°到30°的情况下建立的时 序图中，编程的沿用矢量12、 13来表示，其对参考沿14、 15的附加用另外 的矢量16、 17来表示，矢量16、 17的起点用点标记出，其变化范围用黑体 线的双箭头18、 19来表示。
电平的连续关系使得能够获得Sil的偏移了cp的映像信号Sol,如图6 所示(沿的表示方法与图5的相同)。
应用于Sil、 Si2和Si3以便获得Sol的根据本发明的方法用于产生两个 信号So2和So3:
-Si2、 Si3和Sil分别用于重新产生So2;
-Si3和Sil和Si2分别用于重新产生So3。
依照根据本发明的方法的变型，由PWM模块来提供重构不同相二进制 信号Sol、 So2和So3的子功能，而不是由可编程延迟电路TIMER1的编程 来单独提供。
在下面的段落中，将参照图7、 8和9给出重构信号So1的步骤的描述 (对于产生So2和So3可以采用相同的步骤)
-外围PWM将被配置为使得其产生如图7所示的信号Spwml，其具有 初始下降沿20;
-该模块的内部可编程计数器TIMERPWM1的时基被配置为使得 FPWM = FTIMERM/Np
FPWM是计数器TIMERpwml的以Hz为单位的计数频率，FTIMERM 是用于测量时间间隔△ Tpn的测量延迟电路TIMERM的以Hz为单位的测量 增量频率；
画计数器TIMERPWM1从0开始计数， 一直到在占空比的寄存器 REGDUTYpwml中编程的中间值VDUTYpwml，并且当其达到此值时，信 号Spwml改变状态，产生上升沿21;
-当计数器达到在周期的配置寄存器REGPERpwml中编程的最终值 VPERpwml时，信号Spwml再次改变状态，产生下降沿22;-在时间tn时获得VATpn，其是在信号Sil、 Si2或Si3的每个沿上可用 的最后沿间值，模块PWM的寄存器被重新配置使得 REGPERpwml = VA Tpn REGDUTYpwml = V △ Tpn/2
如图8所示，结果是信号Spwml，其与Sil具有相同的周期PERpwml 和相同的占空比，但是其相位相差了角度(pinit，该角度cpinit取决于模块 PWM的激活的时间23。
由于在该变型中通过模块PWM来实现Sol的重构子功能，因此信号 Spwm 1的偏移的确定被以基本的方法实现。
对于Sil、 Si2和Si3的每个沿，计算当前值V △ Tl = V △ Tpn* (Cp"*Np/360)并将其加载到延迟电路TIMER1的寄存器中，以便根据时间 间隔△ Tpn和控制相位差角(p来产生电平切换延迟△ Tl 。
每当计数达到加载到其比较寄存器中的值VAT1时，发生与定时器 TIMERl有关的中断INTl,该中断触发模块PWM调用重构例程，其
-禁止与TIMER1有关的中断INT1;
-将计数器TIMERpwml重置为0;
-产生不同相二进制信号Sol的周期PERpwml;
-确认中断INT1,以《更将来激活。
图9清楚地示出了用于通过重构和偏移信号Spwml来重新产生二进制 信号Sil所执行的操作序列。
在由关在Si3上选择的合适的参考23计算的切换延迟AT1的当前值V △ Tl结束时，与Sil相关的延迟电路TIMER1停止24。在同一时间25由此 事件产生的中断INT1触发信号Spwml的重构。
根据本发明的方法已在Motorola制造的为MC9S12DG128的16位微控 制器对象上实现。
这就是部件26，其总结构如图10和11所示，其包括
-中央处理单元27，其中内部总线的内部时钟频率Fbus优选地为 20 MHz.'
-"快闪"型非易失性存储器28，优选地为128千字节； -RAM存储器29，优选地具有8千字节的容量(RAM是"Random Access Memory"的英文首字母缩写，也就是"随机存取存储器")；
15-1/0端口 30,根据它们的配置，其输入能够触发上升沿或下降沿上的中 断，或者两者均可(1/0是指英文中的多输入/多输出"i叩uts/outputs"，单输 入/单输出"input/output");
-ECT外围31 (ECT是"Enhanced Capture Timer"的英文首字母缩写， 也就是"增强俘获定时器")；
-PWM外围32;
-CAN接口 33 ( CAN是"Controller Area Network"的英文首字母缩写， 也就是"控制器局域网")；
-JTAG接口 (JTAG是"Joint Test Action Group"的英文首字母缩写，也 就是"联合测试动作组")，用于根据正EE1149.1进行编程和调试。
在根据本基本发明的方法中，作为其一个变型，沿间值VATpn的确定 可以由在ECT模块中可用的辅助递减计数器34 MDCl (模数递减计数器) 来提供，并且与Sil、 Si2和Si3的输入相结合地使用。
为此，与MDC1相关的预除法器被配置为使得具有与ECT模块31的主 计数器的频率FpredPCl相等的递减计数频率FpredMDCl。
在Sil、 Si2或Si3的每个上升沿或下降沿，产生中断。在再一次将递减 计数器MDC1设置为最大值0xFFFF之前，最大值0xFFFF和递减计数器 MDC1的瞬时值之间的差被保存在变量V△ Tpn中。
根据本发明的基本版本的方法的下述步骤的实现是基于ECT外围的16 位主计数器PC1的使用，并且基于用于配置由时钟频率推导出的增量频率的 上游预除法器。
主计数器PC1的三个通道Ch3、 Ch4和Ch5 35、 36和37分别用于信号 Sol、 So2和So3的重构。采用下述配置
-PC1的预除法器被配置为其输出的频率为FpredPCl =Fbus/16，也就是 优选地为1.25MHz;
-Ch3、 Ch4和Ch5被配置在"输出比较，，模式，其禁止中断；
-宏指令0^入尺—NEXT—OUTPUT—Tn在输出(n)上配置未来的下降转
变；
-宏指令SET—NEXT—OUTPUTJTn在输出(n)上配置未来的上升转变； -宏指令FORCE一COMPARE一Tn用于在初始编程的周期消逝之前强迫执 行输出(n)上的上升或下降异步转变。在Sil、 Si2或Si3的每个上升沿或下降沿时产生中断。通过读取相关输 入的状态来识别引起中断的信号(Sil、 Si2和Si3中的Sin)和转变的性质 (上升或下降)，根据偏移值cp来计算值VATn，如前所述。
根据Sin和转变的性质，值V △ Tn被分配给相应的寄存器TCn。
优选地经由CAN总线38将偏移值发送到微控制器26的专用接口 33。 应用程序接收位于0到360°之间的与变量(p'对应的16位信息，并应用-180°到180°之间的真实偏移cp。
使用微控制器26的PWM外围32的、根据本发明的方法的变型的实现 是通过在可用的八个PWM通道的三个39、 40、 41上对相应的算法进行编 程来完成，并不存在任何特别的困难。
机(称为交流发电机起动器)的控制信号。
由根据本发明的方法和设备带来的转变次数和抖动的减少形成优势的 另一个应用领域自然是电子点火领域，电子点火需要产生遵循延迟曲线的点 火脉冲以进行点火，点火越精确，引擎的速度上升的越快。
根据本发明的方法在特定类型的微控制器26 (限于三个信号Sil、 Si2、 Si3)上的实现仅仅作为示例给出。本领域技术人员将会毫无困难地将所迷 算法应用于任意数量的相位的其它可编程部件，例如与存储器相关的微处理 器或者FPGA ( FPGA是"Field Programmable Gate Array"的英文首字母缩 写，也就是"现场可编程门阵列")。
不用说，本发明不仅仅限于上述优选实施例。相反，本发明涵盖在下述 权利要求书的目标限制之内的所有可能的变化实施例。
权利要求
1、一种产生相对于一组具有相同的可变周期(ΔTtotal)的同步二进制信号(Si1，Si2，Si3)中的至少一个同步二进制信号具有连续可变的控制相位差角的不同相二进制信号(So1，So2，So3)的方法，该方法是这种类型的，其包括通过至少根据该控制相位差角至少由该同步二进制信号(Si1，Si2，Si3)的同步沿即上升沿(2，3，5，6)或下降沿(1，4，7)来计算至少一个电平切换延迟(ΔT1)，从而产生所述不同相信号(So1，So2，So3)的上升沿(8)和下降沿(12)，其特征在于从该同步沿(1-7)中选择至少一个参考沿(4，5，7)以使得所述延迟(ΔT1)最小。
2、 根据权利要求1所述的产生不同相二进制信号(Sol, So2, So3)的 方法，其特征在于该不同相信号(Sol, So2， So3)的数目和该同步信号(Sil， Si2， Si3)的数目等于预定相数，并且该同步信号(Sil， Si2, Si3) 具有等于0.5的占空比，并且彼此之间是不同相的，相差为度数等于360° 除以所述相数的额定相位差角(9)，测量所述连续同步沿(1-7)中的两 个之间的时间间隔(ATpn)，这两个同步沿中一个是上升沿， 一个下降沿。
3、 根据权利要求2所述的产生不同相二进制信号(Sol， So2， So3)的 方法，其特征在于对于所述同步二进制信号(Sil， Si2, Si3)中的当前同 步二进制信号(Sil， Si2， Si3)，通过下面等式来计算所述延迟(ATI),以 便产生相关的当前不同相二进制信号(Sol)的相应沿(8， 12):△ Tl=ATpn*(A (pref-(p+180)*Np/360 其中-△Tpn是所述时间间隔；-(p是在-180°到+180°之间的所述控制相位角；-△(pref是所述当前同步二进制信号的初始相位角cpO的初始沿和从同 步信号(Sil， Si2， Si3)中选择出的参考同步二进制信号的参考相位角cpr 的所述参考沿(4， 5, 7)之间的相位差cp0-cpr,其以度数表示；-Np等于相数的两倍。
4、 根据权利要求2所述的产生不同相二进制信号(Sol， So2， So3)的 方法，其特征在于所述时间间隔(ATpn)的沿间值(VATpn)是由借助 可编程测量延迟电路(TIMERM, 34)的计数而产生的，该可编程测量延迟电路与该同步二进制信号(Sil, Si2, Si3)相关，并具有预定的测量增量频 率(FTIMERM)。
5、 根据权利要求4所述的产生不同相二进制信号(Sol, So2， So3)的 方法，其特征在于对于所述同步二进制信号(Sil， Si2， Si3)中的当前同 步二进制信号(Sil),通过下面等式来计算所述延迟(ATI)的当前值(V △ T1),以便产生相关的当前不同相二进制信号(Sol)的相应沿(8， 12):VATl=VATpn*(A (pref-cp+180)*Np/360 其中-VATpn是所述沿间值；-cp是在-180°到+180°之间的所述控制相位角；-△(pref是所述当前同步二进制信号(Sil)的初始相位角CpO的初始沿 (5)和从所述同步信号(Sil, Si2， Si3)中选择出的参考同步二进制信号 的参考相位角(pr的所述参考沿(4， 5， 7)之间的相位差(pO-cpr，其以度数表示；-Np等于相数的两倍。
6、 根据权利要求5所述的产生不同相二进制信号(Sol， So2， So3)的 方法，其特征在于其包括下述步骤-使得与所述当前二进制同步信号(Sil)相关的当前可编程延迟电路 (TIMER1, 35, 36, 37 )的当前增量频率(FTIMER1)等于所述测量增量 频率(FTIMERM);-当前输出线(OUTPIN1)与所述当前可编程延迟电路(TIMERl， 35, 36, 37)相关；-将所述延迟(ATI )的当前值(VAT1 )加载到所述当前可编程延迟电 路(TIMERl， 35, 36， 37)中；-配置该当前可编程延迟电路(TIMER1, 35， 36， 37)以使得当所述当 前可编程延迟电路(TIMER1, 35， 36, 37 )的当前计数器达到所述当前值 (VAT1)时，所述当前输出线(OUTPIN1)完成从高电平到低电平的第一 转变、或者从低电平到高电平的第二转变；-通过所述当前输出线(OUTPIN1)来产生所述当前不同相二进制信号 (Sol )。
7、 根据权利要求5所述的产生不同相二进制信号(Sol, So2， So3)的方法，其特征在于其包括下述步骤-使得与所述当前二进制同步信号(Sil)相关的当前可编程延迟电路 (TIMER1， 35, 36, 37 )的当前增量频率(FTIMER1)等于所述测量增量 频率(FTIMERM);-将所述切换延迟(ATI)的当前值(VAT1)加载到该当前可编程延迟 电路(TIMER1, 35， 36， 37)中；-在每次达到所述当前值(VAT1)时，激活与所述当前可编程延迟电路 (TIMER1， 35， 36， 37 )相关的当前中断(INT1 );-使得当前可编程脉宽调制模块(PWM1， 39、 40、 41)的当前可编程计 数器(TIMERPWM1 )的当前计数频率(FPMW)等于该测量增量频率 (FTIMERM)除以两倍的相凄t;-当前输出线(Spwml)与所述当前可编程脉宽调制模块(PWM1， 39、 40, 41)相关；-将所述当前可编程脉宽调制模块(PWM1， 39, 40, 41 )的当前周期寄 存器(REGPERpwml )和当前占空比寄存器(REGDUTYpwml )分别加载 有所述沿间值(VATpm)和所述沿间值(VATpm)的一半；画配置所述当前可编程脉宽调制模块(PWM1, 39, 40， 41)以使得在所 述当前中断(INT1 )的每次触发时，当所述当前可编程计数器(TIMERPWM1) 达到包含在该当前占空比寄存器(REGDUTYpwml )中的当前中间值 (VDUTYpwml)时，所述当前输出线(Spwml)完成从高电平到低电平的 初始转变及接着从低电平到高电平的第一转变，并且当所述当前可编程计数 器(TIMERPWM1)达到包含在该当前周期寄存器(REGPERpwml)中的 当前最终值(VPERpwml )时，该当前输出线(Spwml )最终完成从高电平 到低电平的第二转变；-通过所述当前输出线(Spwml)来产生所述当前不同相二进制信号 (Sol )。
8、 一种产生相对于一组同步二进制信号(Sil, Si2， Si3)中的至少一 个同步二进制信号具有连续可变的控制相位差角(9)的不同相二进制信号 (Sol, So2, So3)的设备，该设备是这种类型的，其包括微处理器(26) 或微控制器，该微处理器或微控制器包括-至少一个中央处理单元(27);-至少一个易失性存储器(29)和/或至少一个非易失性存储器(28); -至少一个可编程延迟电路(34, 35, 36， 37); -至少一个输入端口 (3);其特征在于所述存储器(28, 29)包含用于实现根据前述权利要求1 到7中的任一权利要求所述的方法的程序。
9、 根据权利要求8所述的产生不同相二进制信号(Sol, So2, So3)的 设备，其特征在于该设备还包括至少一个可编程脉宽调制模块(39, 40， 41)。
10、 根据权利要求8或9所述的产生不同相二进制信号(Sol， So2, So3 ) 的设备，其特征在于:该设备还包括接收代表所述控制相位角(？)的信号 的串行接口 (33),所述接口 (33)优选地提供与CAN型的车载网络(38) 的连接。
11、 根据前述权利要求1到7中任一权利要求所述的方法和/或根据权利 要求8到10中任一权利要求所述的设备在车辆上特别是在汽车上安装的多 相电机的控制循环中的应用。
12、 能够由根据权利要求8到10中任一权利要求所述的设备执行的、 用来实现根据权利要求1到7中的任一权利要求所述的方法的指令序列。
全文摘要
本发明涉及一种用于产生相对于一组具有相同的可变周期的同步二进制信号(Si1、Si2、Si3)中的至少一个同步二进制信号具有连续可变的控制相位角(φ)的不同相二进制信号(So1、So2、So3)的方法，例如通过至少根据该控制相位角(φ)，至少由该同步二进制信号(Si1、Si2、Si3)的上升或下降同步前沿来计算至少一个电平切换时间，从而产生所述不同相信号(So1、So2、So3)的上升和下降前沿。根据本发明，从该同步前沿中选择至少一个参考前沿以使得所述时间尽可能短。
文档编号H03K5/13GK101454978SQ200780020060
公开日2009年6月10日 申请日期2007年4月26日 优先权日2006年5月31日
发明者奥萨玛·鲁伊斯 申请人:法雷奥电机设备公司