专利名称：一种用于实现零极点型高阶滤波器的双二阶单元的制作方法
技术领域：
本发明涉及滤波器技术领域，特别涉及一种用于实现零极点型高阶滤波器的双二 阶单元。
背景技术：
滤波器是电子设备的最基本元件之一，是一种应用非常广泛的信号处理子模块， 其功能是通过指定频率的信号，抑制其余频率的信号。滤波器中的一个重要分支一模 拟滤波器，在无线通信系统、电子测量或自动控制系统等方面有着广泛的应用前景， 特别是在射频接收机中有着重要的应用。
射频接收机中的模拟滤波器主要有如下作用(1)抑制带外信号，避免带外强干 扰信号使射频接收机中的模块饱和，尤其是模数转换器之前的抗混叠滤波器；(2)抑 制镜像信号。这就要求射频接收机中的基带模拟滤波器不仅要具有高的线性度，而且 还要具有低功耗。目前，射频接收机中的基带模拟滤波器的经典电路实现主要有Gm-C (跨导一电容)滤波器、Active-RC滤波器和Active-Gm-RC滤波器。Gm-C滤波器由 Gm-C开环积分器组成，功耗低但线性度低；Active-RC滤波器和Active-Gm-RC滤波 器是闭环结构滤波器，它们的线性度高但功耗高。
在2006年12月发表的，由斯蒂芳诺等人撰写的文章中(IEEE，Journal of Solid-State Circuits, PP.2713-2719)描述了一种基于源极跟随器的全极点型的双二阶单元，该项 技术的出现打破了上述滤波器功耗和线性度对立的格局。该双二阶单元中的由源极跟 随器组成的局部反馈是打破这种对立格局的主要因素。采用两级基于源极跟随器的全 极点型的双二阶单元级联实现了全极点型的贝塞尔滤波器。
滤波器种类很多，分类方法也不同。按照功能分主要包括低通滤波器、带通滤 波器、高通滤波器和带阻滤波器等；按照设计方法分主要包括巴特沃斯滤波器、切 比雪夫I滤波器、切比雪夫II滤波器、椭圆滤波器和贝塞尔滤波器等；按照零极点结 合分主要包括全极点型(巴特沃斯、切比雪夫I、贝塞尔)滤波器和零极点型(切比 雪夫II、椭圆)滤波器等。但是，上述技术方案中提出的双二阶单元是全极点型的双 二阶单元，采用该双二阶单元设计的滤波器只能实现全极点型低通滤波器，而不能实 现零极点型低通滤波器。
发明内容
为了实现零极点型低通滤波器，本发明提供了一种用于实现零极点型高阶滤波器 的双二阶单元。所述双二阶单元包括
差分输入级，用于接收差分输入信号；
内部源极跟随器级，用于接收所述差分输入级的输出信号；
电流源，用于提供零极点型高阶滤波器的支路电流；
级间差分电抗元件，用于确定零极点型高阶滤波器的极点特性；
同相前馈电抗元件，用于确定零极点型高阶滤波器的零点特性。
所述差分输入级包括第一场效应晶体管和第二场效应晶体管；所述第一场效应晶 体管的漏极接到电源电压上，所述第一场效应晶体管的栅极接第一输入端，所述第一 场效应晶体管的衬底接地电压或者与自身的源极相连；所述第二场效应晶体管的漏极 接到电源电压，所述第二场效应晶体管的栅极接第二输入端，所述第二场效应晶体管 的衬底接地电压或者与自身的源极相连。
所述内部源极跟随器级包括第三场效应晶体管和第四场效应晶体管；所述第三场 效应晶体管的漏极与所述第一场效应晶体管的源极相连，所述第三场效应晶体管的栅 极与所述第二场效应晶体管的源极相连，所述第三场效应晶体管的衬底接地电压或者 与自身的源极相连；所述第四场效应晶体管的漏极与所述第二场效应晶体管的源极相 连，所述第四场效应晶体管的栅极与所述第一场效应晶体管的源极相连，所述第四场 效应晶体管的衬底接地电压或者与自身的源极相连。
所述电流源包括第一电流源和第二电流源；所述第一电流源的输入端与所述第三 场效应晶体管的源极相连，所述第一电流源的输出端接地电压；所述第二电流源的输 入端与所述第四场效应晶体管的源极相连，所述第二电流源的输出端接到地电压。
所述级间差分电抗元件包括第一电抗元件和第二电抗元件；所述第一电抗元件的 一端与所述第一场效应晶体管的源极相连，所述第一电抗元件的另一端接到所述第二 场效应晶体管的源极；所述第二电抗元件的一端与所述第三场效应晶体管的源极相连， 所述第二电抗元件的另一端接到所述第四场效应晶体管的源极。
所述同相前馈电抗元件包括第三电抗元件和第四电抗元件；所述第三电抗元件的 一端接所述第一场效应晶体管的栅极，所述第三电抗元件的另一端接到所述第四场效 应晶体管的源极；所述第四电抗元件的一端接所述第二场效应晶体管的栅极，所述第 四电抗元件的另一端接到所述第三场效应晶体管的源极。
所述差分输入级包括第一半导体三极管和第二半导体三极管；所述第一半导体三极管的集电极接到电源电压，所述第一半导体三极管的基极接第一输入端；所述第二 半导体三极管的集电极接到电源电压上，所述第二半导体三极管的基极接第二输入端。
所述内部源极跟随器级包括第三半导体三极管和第四半导体三极管；所述第三半 导体三极管的集电极与所述第一半导体三极管的发射极相连，所述第三半导体三极管 的基极与所述第二半导体三极管的发射极相连；所述第四半导体三极管的集电极与所 述第二半导体三极管的发射极相连，所述第四半导体三极管的基极与所述第一半导体 三极管的发射极相连。
所述电流源包括第一电流源和第二电流源；所述第一电流源的输入端与所述第三 半导体三极管的发射极相连，所述第一电流源的输出端接到地电压；所述第二电流源 的输入端与所述第四半导体三极管的发射极相连，所述第二电流源的输出端接到地电 压。
所述级间差分电抗元件包括第一电抗元件和第二电抗元件；所述第一电抗元件的 一端与所述第一半导体三极管的发射极相连，所述第一电抗元件的另一端接到所述第 二半导体三极管的发射极；所述第二电抗元件的一端与所述第三半导体三极管的发射 极相连，所述第二电抗元件的另一端接到所述第四半导体三极管的发射极。
所述同相前馈电抗元件包括第三电抗元件和第四电抗元件；所述第三电抗元件的 一端接第一输入端，所述第三电抗元件的另一端接到所述第四半导体三极管的发射极； 所述第四电抗元件的一端接第二输入端，所述第四电抗元件的另一端接到所述第三半 导体三极管的发射极。
所述双二阶单元还包括电流沉；所述电流沉用于提供零极点型高阶滤波器的支路 电流。 \
所述差分输入级包括第一场效应晶体管和第二场效应晶体管；所述第一场效应晶 体管的漏极接到电源电压上，所述第一场效应晶体管的栅极接第一输入端，所述第一 场效应晶体管的衬底接地电压；所述第二场效应晶体管的漏极接到电源电压上，所述 第二场效应晶体管的栅极接第二输入端，所述第二场效应晶体管的衬底接地电压。
所述内部源极跟随器级包括第三场效应晶体管和第四场效应晶体管；所述第三场 效应晶体管的漏极与所述第一场效应晶体管的源极相连，所述第三场效应晶体管的栅 极与所述第二场效应晶体管的源极相连，所述第三场效应晶体管的衬底与自身的源极 相连；所述第四场效应晶体管的漏极与所述第二场效应晶体管的源极相连，所述第四 场效应晶体管的栅极与所述第一场效应晶体管的源极相连，所述第四场效应晶体管的 衬底与自身的源极相连。所述电流源包括第一电流源和第二电流源；所述第一电流源的输入端与所述第一 场效应晶体管的源极相连，所述第一电流源的输出端接到地电压；所述第二电流源的 输入端与所述第二场效应晶体管的源极相连，所述第二电流源的输出端接到地电压。
所述电流沉包括第一电流沉和第二电流沉；所述第一电流沉的输入端与电源电压 相连，所述第一电流沉的输出端接到所述第三场效应晶体管的源极；所述第二电流沉 的输入端与电源电压相连，所述第二电流沉的输出端接到所述第四场效应晶体管的源 极。
所述级间差分电抗元件包括第一电抗元件和第二电抗元件；所述第一电抗元件 的一端与所述第三场效应晶体管的源极相连，所述第一电抗元件的另一端与所述第四 场效应晶体管的源极相连；所述第二电抗元件的一端与所述第一场效应晶体管的源极 相连，所述第二电抗元件的另一端与所述第二场效应晶体管的源极相连。
所述同相前馈电抗元件包括第三电抗元件和第四电抗元件；所述第三电抗元件的 一端接所述第一输入端，所述第三电抗元件的另一端接到所述第四场效应晶体管的源 极；所述第四电抗元件的一端接所述第二输入端，所述第四电抗元件的另一端接到所 述第三场效应晶体管的源极。
所述级间差分电抗元件和同相前馈电抗元件都为电容；所述同相前馈电抗元件的 电容值都相等。
有益效果本发明在传统的实现全极点型滤波器的双二阶单元基础上，提出了用 于实现零极点型高阶滤波器的双二阶单元，进而完善采用级联法设计高阶不同类型滤 波器所需要的双二阶单元，使得该双二阶单元在要求低功耗高线性度的射频基带模拟 滤波器中具有一定的实用价值。
图1是本发明实施例1提供的双二阶单元的电路结构示意图； 图2是本发明实施例2提供的双二阶单元的电路结构示意图； 图3是本发明实施例3提供的双二阶单元的电路结构示意图4是本发明实施例4提供的双二阶单元的电路结构示意图5是本发明实施例双二阶单元实现切比雪夫n型滤波器的幅频曲线Q4.56; 图6是本发明实施例双二阶单元实现切比雪夫II型滤波器的幅频曲线0=0.56; 图7是本发明实施例双二阶单元实现椭圆型滤波器的幅频曲线Q-3.16。
具体实施例方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方 式作进一步地详细描述。 实施例1
参见图1 ，本实施例提供的用于实现零极点型高阶滤波器的双二阶单元采用CMOS 双阱工艺实现(CMOS双阱工艺一PMOS置于N阱中)，即双二阶单元中所有NMOS 晶体管的衬底都接到地电压GND。该双二阶单元100包括 差分输入级，用于接收差分输入信号； 内部源极跟随器级，用于接收差分输入级的输出信号； 电流源，用于提供零极点型高阶滤波器的支路电流； 级间差分电抗元件，用于确定零极点型高阶滤波器的极点特性； 同相前馈电抗元件，用于确定零极点型高阶滤波器的零点特性。 其中，差分输入级包括NMOS晶体管130和NMOS晶体管132。 NMOS晶体管 130(Mm)的漏极接到电源电压VDD上，NMOS晶体管130的栅极接输入端102(Vip)， NMOS晶体管130的衬底接地电压GND; NMOS晶体管132 (Mn2)的漏极接到电源 电压VDD上，NMOS晶体管132的栅极接输入端104 (Vin)， NMOS晶体管132的 衬底接地电压GND。
其中，内部源极跟随器级包括NMOS晶体管134和NMOS晶体管136。 NMOS 晶体管134 (Mn3)的漏极与NMOS晶体管130的源极相连，NMOS晶体管134的栅 极与NMOS晶体管132的源极相连，NMOS晶体管134的衬底接地电压GND; NMOS 晶体管136 (Mm)的漏极与NMOS晶体管132的源极相连，NMOS晶体管136的栅 极与NMOS晶体管130的源极相连，NMOS晶体管136的衬底接地电压GND。
其中，电流源包括电流源114和电流源116。电流源114 (Ib)的输入端与NMOS 晶体管134的源极相连，即输出端106(Vop)，电流源114的输出端接地电压GND;电 流源116 (Ib)的输入端与NMOS晶体管136的源极相连，即输出端108(Von)，电流 源116的输出端接到地电压GND。
其中，级间差分电抗元件包括电抗元件120和电抗元件118。电抗元件120的 一端与NMOS晶体管130的源极相连，电抗元件120的另一端接到NMOS晶体管132 的源极；电抗元件118的一端与NMOS晶体管134的源极相连，电抗元件118的另一 端接到输出端108(Von)。
其中，同相前馈电抗元件包括电抗元件124和电抗元件122。电抗元件124的一端接输入端102 (Vip)，电抗元件124的另一端接到输出端108(Von);电抗元件122 的一端接输入端104 (Vin)，电抗元件122的另一端接到输出端106(Vop)。
在实际应用中，级间差分电抗元件和同相前馈电抗元件都是电容。级间差分电抗 元件120的电容值为d/2，级间差分电抗元件118的电容值为CV2;同相前馈电抗元 件124的电容值为C3，同相前馈电抗元件122的电容值为C4，并且C3^C4。
本实施例中，同相前馈电抗元件用于确定零极点型高阶滤波器传输函数中的复数 共轭零点，内部源极跟随器级形成正反馈综合滤波器传输函数中的两个复数极点。本 实施例中只考虑影响滤波器传输特性的主要因素，忽略输出跨导、晶体管的寄生电容 等，并且假设跨导gml=gm2=gm3=gm4=gm， C3=C4，则可以得到滤波器的传输函数
<formula>formula see original document page 11</formula>
通过上述传输函数，可以得到滤波器特性参数极点特征频率W。、零点特征频率 %，品质因数Q和直流增益K。具体为<formula>formula see original document page 11</formula>
本实施例提供的双二阶单元实现的零极点型高阶滤波器，打破了滤波器功耗和线 性度对立的格局。本实施例双二阶单元中的同相前馈电抗元件，不会改变基于内部源 极跟随器级的二阶滤波器的高线性度的特点。在Gm-C滤波器中线性度低的主要原因 是在其内部存在电压^电流转换，由于晶体管本身的非线性使得电压一电流转换成为 高线性度Gm-C滤波器设计的主要限制因素；本实施例基于内部源极跟随器级的双二 阶单元从输入到输出都是在电压域处理信号，不受电压一电流非线性转换的限制，因
此本实施例提供的双二阶单元具有低功耗和高线性度的特点。
另外，本实施还可以采用PMOS晶体管来实现双二阶单元，其实现方式与本实施 例完全相同，这里不再赘述。
实施例2
参见图2，本实施例提供的用于实现零极点型高阶滤波器的双二阶单元采用CMOS 三阱工艺实现(CMOS三阱工艺一PMOS置于N阱中，NMOS置于P阱中)，即双二 阶单元中所有NMOS管的衬底都接到自身的源极。该双二阶单元200包括差分输入级，用于接收差分输入信号；
内部源极跟随器级，用于接收差分输入级的输出信号；
电流源，用于提供零极点型高阶滤波器的支路电流；
级间差分电抗元件，用于确定零极点型高阶滤波器的极点特性；
同相前馈电抗元件，用于确定零极点型高阶滤波器的零点特性。
其中，差分输入级包括NMOS晶体管230和NMOS晶体管232。 NMOS晶体管 230(Mn!)的漏极接到电源电压VDD上，NMOS晶体管230的栅极接输入端202(Vip)， NMOS晶体管230的衬底与自身的源极相连接；NMOS晶体管232 (Mn2)的漏极接 到电源电压VDD上，NMOS晶体管232的栅极接输入端204 (Vin)， NMOS晶体管 232的衬底与自身的源极相连接。
其中，内部源极跟随器级包括NMOS晶体管234和NMOS晶体管236。 NMOS 晶体234 (Mn3)的漏极与NMOS晶体管230的源极相连接，NMOS晶体234的栅极 与NMOS晶体管232的源极相连接，NMOS晶体234的衬底与自身的源极相连接，即 输出端206(Vop); NMOS晶体管236 (Mn4)的漏极与NMOS晶体管232的源极相连 接，NMOS晶体管236的栅极与NMOS晶体管230的源极相连接，NMOS晶体管236 的衬底与自身的源极相连接，即输出端208(Von)。
其中，电流源包括电流源214和电流源216。电流源214 (Ib)的输入端与输出 端206(Vop)相连接，电流源214的输出端接到地电压GND;电流源216 (Ib)的输入 端与输出端208(Von)相连接，电流源216的输出端接到地电压GND。
其中，级间差分电抗元件包括电抗元件220和电抗元件218。电抗元件220的 一端与NMOS晶体管230的源极相连接，电抗元件220的另一端与NMOS晶体管232 的源极相连接；电抗元件218的一端与输出端206(Vop)相连接，电抗元件218的另一 端与输出端208(Von)相连接；
其中，同相前馈电抗元件包括电抗元件224和电抗元件222。电抗元件224的 一端接输入端202 (Vip)，电抗元件224的另一端接到输出端208(Von);电抗元件222 的一端接到输入端204 (Vin)，电抗元件222的另一端接到输出端206(Vop);
在实际应用中，级间差分电抗元件和同相前馈电抗元件都是电容。级间差分电抗 元件220的电容值为d/2，级间差分电抗元件218的电容值为C2/2;同相前馈电抗元 件224的电容值为C3，同相前馈电抗元件222的电容值为C4，并且C3二Q。
另外，本实施还可以采用PMOS晶体管来实现双二阶单元，其实现方式与本实施 例完全相同，这里不再赘述。实施例3
参见图3，本实施例提供的用于实现零极点型高阶滤波器的双二阶单元采用双极 性工艺实现。该双二阶单元300包括
差分输入级，用于接收差分输入信号； 内部源极跟随器级，用于接收差分输入级的输出信号； 电流源，用于提供零极点型高阶滤波器的支路电流； 级间差分电抗元件，用于确定零极点型高阶滤波器的极点特性； 同相前馈电抗元件，用于确定零极点型高阶滤波器的零点特性。 其中，差分输入级包括NPN型三极管330 (Q!)和NPN型三极管332 (Q2)。 NPN型三极管330的集电极接到电源电压VDD上，NPN型三极管330的基极接输入 端302 (Vip); NPN型三极管332的集电极接到电源电压VDD上，NPN型三极管332 的基极接输入端304 (Vin)。
其中，内部源极跟随器级包括:NPN型三极管334(Q3)和NPN型三极管336(Q4)。 NPN型三极管334的集电极与NPN型三极管330的发射极相连，NPN型三极管334 的基极与NPN型三极管332的发射极相连；NPN型三极管336的集电极与NPN型三 极管332的发射极相连，NPN型三极管336的基极与NPN型三极管330的发射极相 连。
其中，电流源包括电流源314 (Ib)和电流源316 (Ib)。电流源314的输入端与 NPN型三极管334的发射极相连，即输出端306(Vop)，电流源314的输出端接到地电 压GND;电流源316的输入端与NPN型三极管336的发射极相连，即输出端308(Von)， 电流源316的输出端接到地电压GND。
其中，级间差分电抗元件包括电抗元件320和电抗元件318。电抗元件320的 一端与NPN型三极管330的发射极相连，电抗元件320的另一端接到NPN型三极管 332的发射极；电抗元件318的一端与NPN型三极管334的发射极相连，电抗元件318 的另一端接到输出端308(Von)。
其中，同相前馈电抗元件包括电抗元件324和电抗元件322。电抗元件324的 一端接输入端302 (Vip),电抗元件324的另一端接到输出端308(Von);电抗元件322 的一端接输入端304 (Vin)，电抗元件322的另一端接到输出端306(Vop)。
在实际应用中，级间差分电抗元件和同相前馈电抗元件都是电容。级间差分电抗 元件320的电容值为d/2，级间差分电抗元件318的电容值为C2/2。同相前馈电抗元
件324的电容值为C3，同相前馈电抗元件322的电容值为C4，并且<:3=(:4。另外，本实施还可以采用PNP型三极管来实现双二阶单元，其实现方式与本实施 例完全相同，这里不再赘述。 实施例4
参见图4，本实施例提供的用于实现零极点型高阶滤波器的双二阶单元采用CMOS 双阱工艺实现折叠结构双二阶单元。该双二阶单元400包括
差分输入级，用于接收差分输入信号；
内部源极跟随器级，用于接收差分输入级的输出信号；
电流源，用于提供零极点型高阶滤波器的支路电流；
电流沉，用于提供零极点型高阶滤波器的支路电流；
级间差分电抗元件，用于确定零极点型高阶滤波器的极点特性；
同相前馈电抗元件，用于确定零极点型高阶滤波器的零点特性。
其中，差分输入级包括NMOS晶体管430 (Mn3)和NMOS晶体管432 (Mm)。 NMOS晶体管430的漏极接到电源电压VDD上，NMOS晶体管430的栅极接输入端 402 (Vip)， NMOS晶体管430的衬底接地电压GND; NMOS晶体管432的漏极接到 电源电压VDD上，NMOS晶体管432的栅极接输入端404 (Vin)， NMOS晶体管432 的衬底接地电压GND。
其中，内部源极跟随器级包括PMOS晶体管434 (MPl)和PMOS晶体管436 (Mp2)。 PMOS晶体管434的漏极与NMOS晶体管430的源极相连，PMOS晶体管 434的栅极与NMOS晶体管432的源极相连，PMOS晶体管434的衬底与自身的源极 相连，即输出端406 (Vop); PMOS晶体管436的漏极与NMOS晶体管432的源极相 连，PMOS晶体管436的栅极与NMOS晶体管430的源极相连，PMOS晶体管436的 衬底与自身的源极相连，即输出端408 (Von)。
其中，电流源包括电流源414 (2Ib)和电流源416 (2Ib)。电流源414的输入端 与NMOS晶体管430的源极相连，电流源414的输出端接到地电压GND;电流源416 的输入端与NMOS晶体管432的源极相连，电流源416的输出端接到地电压GND。
其中，电流沉包括电流沉440 (Ib)和电流沉442 (Ib)。电流沉440的输入端与 电源电压VDD相连，电流沉440的输出端接到输出端406 (Vop);电流沉442的输入 端与电源电压VDD相连，电流沉442的输出端接到输出端408 (Von)。
其中，级间差分电抗元件包括电抗元件420和电抗元件418。电抗元件420的 一端与输出端406 (Vop)相连，电抗元件420的另一端与输出端408 (Von)相连； 电抗元件418的一端与NMOS晶体管430的源极相连，电抗元件418的另一端与NMOS晶体管432的源极相连。
其中，同相前馈电抗元件包括电抗元件424和电抗元件422。电抗元件424的 一端接输入端402 (Vip)，电抗元件424的另一端接到输出端408(Von);电抗元件422 的一端接输入端404 (Vin)，电抗元件422的另一端接到输出端406(Vop)。
在实际应用中，级间差分电抗元件和同相前馈电抗元件都是电容。级间差分电抗 元件420的电容值为C2/2，级间差分电抗元件418的电容值为CV2;同相前馈电抗元 件424的电容值为C3，同相前馈电抗元件422的电容值为C4，并且。3=(:4。
上述4个实施例采用了不同型号的晶体管或三极管实现了零极点型高阶滤波器的 双二阶单元。在实际应用中，通常采用的是CMOS双阱工艺。由于NMOS晶体管的 衬底偏置效应，使得实施例1的用全NMOS晶体管实现的双二阶单元存在增益损失， 而若采用全PMOS晶体管实现的双二阶单元，由于PMOS晶体管的衬底和自身源极相 连就不存在衬底偏置效应，也就不存在增益损失，因此采用PMOS晶体管与自身源极 相连方式形成的双二阶单元有更好的效果。
采用SMIC (中芯国际集成电路制造有限公司)的CMOS 0.18pm混合信号工艺 (双阱工艺)仿真实施例1实现的双二阶单元。图5是用实施例1提供的双二阶单元 实现二阶切比雪夫II型滤波器的传输函数曲线图。该曲线图的垂直坐标轴和水平坐标 轴分别表示以分贝(犯)为单位的幅度特性和相应的频率(Hz)。从该曲线可以看出 (1)该滤波器不但实现了高品质因数(Q=1.56)的复数极点，而且在带外还实现了 复数共轭零点，使得双二阶单元滤波器在带外55MHz处衰减50dB; (2)全NM0S晶 体管实现的双二阶单元，由于NMOS晶体管的衬底偏置效应，使得滤波器传输特性的 增益损失3.7dB。实际电路仿真结果与MATLAB建模的滤波特性相吻合(增益相差 3.7dB)。
采用SMIC的CMOS0.18pm混合信号工艺(双阱工艺)仿真全PMOS晶体管的 双二阶单元。图6是用全PMOS晶体管的双二阶单元实现二阶切比雪夫II型滤波器的 传输函数曲线图。该曲线图的垂直坐标轴和水平坐标轴分别表示以分贝(dB)为单位 的幅度特性和相应的频率(Hz)。从该曲线图可以看出(1)该滤波器不但实现了低 品质因数(Q=0.56)的复数极点，而且还在带外实现了复数共轭零点，使得双二阶单 元滤波器在带外22MHz处衰减35dB; (2)全PMOS晶体管实现的双二阶单元由于 PMOS晶体管的衬底偏置效应可以消除，因此该滤波器传输特性的增益损失很小，只 有0.3dB。实际电路仿真结果与MATLAB建模的滤波特性相吻合。
采用HJTC (和舰科技有限公司)的CMOS 0.18pm混合信号三阱工艺(NMOS晶体管可以单独放在P阱中)仿真实施例1实现的双二阶单元。图7是用实施例1提 供的双二阶单元实现二阶椭圆型滤波器的传输函数曲线图。该曲线图的垂直坐标轴和 水平坐标轴分别表示以分贝(dB)为单位的幅度特性和相应的频率(Hz)。从该曲线 可以看出(1)不但实现高Q值(Q=3.16)的复数极点，而且在带外实现了复数共 轭零点，使得双二阶单元滤波器在带外51MHz处衰减48dB。 (2)图1中实现的双二
J价单元由于NMOS管可以单独放在P阱中消除了衬底偏置效应，因此，滤波器传输特 性的增益损失很小。实际电路仿真结果与MATLAB建模的滤波特性相吻合。
本发明实施例在传统的实现全极点型滤波器的双二阶单元基础上，提出了用于实 现零极点型高阶滤波器的双二阶单元，进而完善采用级联法设计高阶不同类型滤波器 所需要的双二阶单元。本发明实施例提供的双二阶单元采用理想单位增益的单支路全 差分的复合源极跟随器，采用内部源极跟随器级形成正反馈综合滤波器传输函数中的 两个复数极点，采用同相前馈电抗元件综合切比雪夫II或椭圆滤波器所要求的复数共
.轭零点，使得该双二阶单元在要求低功耗高线性度的射频基带模拟滤波器中具有一定 的实用价值。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和 原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1. 一种用于实现零极点型高阶滤波器的双二阶单元，其特征在于，所述双二阶单元包括差分输入级，用于接收差分输入信号；内部源极跟随器级，用于接收所述差分输入级的输出信号；电流源，用于提供零极点型高阶滤波器的支路电流；级间差分电抗元件，用于确定零极点型高阶滤波器的极点特性；同相前馈电抗元件，用于确定零极点型高阶滤波器的零点特性。
2. 如权利要求1所述的用于实现零极点型高阶滤波器的双二阶单元，其特征在于， 所述差分输入级包括第一场效应晶体管和第二场效应晶体管；所述第一场效应晶体管 的漏极接到电源电压上，所述第一场效应晶体管的栅极接第一输入端，所述第一场效 应晶体管的衬底接地电压或者与自身的源极相连；所述第二场效应晶体管的漏极接到 电源电压，所述第二场效应晶体管的栅极接第二输入端，所述第二场效应晶体管的衬 底接地电压或者与自身的源极相连。
3. 如权利要求2所述的用于实现零极点型高阶滤波器的双二阶单元，其特征在于， 所述内部源极跟随器级包括第三场效应晶体管和第四场效应晶体管；所述第三场效应 晶体管的漏极与所述第一场效应晶体管的源极相连，所述第三场效应晶体管的栅极与 所述第二场效应晶体管的源极相连，所述第三场效应晶体管的衬底接地电压或者与自 身的源极相连；所述第四场效应晶体管的漏极与所述第二场效应晶体管的源极相连， 所述第四场效应晶体管的栅极与所述第一场效应晶体管的源极相连，所述第四场效应 晶体管的衬底接地电压或者与自身的源极相连。
4. 如权利要求3所述的用于实现零极点型高阶滤波器的双二阶单元，其特征在于， 所述电流源包括第一电流源和第二电流源；所述第一电流源的输入端与所述第三场效 应晶体管的源极相连，所述第一电流源的输出端接地电压；所述第二电流源的输入端 与所述第四场效应晶体管的源极相连，所述第二电流源的输出端接到地电压。
5. 如权利要求4所述的用于实现零极点型高阶滤波器的双二阶单元，其特征在于， 所述级间差分电抗元件包括第一电抗元件和第二电抗元件；所述第一电抗元件的一端 与所述第一场效应晶体管的源极相连，所述第一电抗元件的另一端接到所述第二场效 应晶体管的源极；所述第二电抗元件的一端与所述第三场效应晶体管的源极相连，所 述第二电抗元件的另一端接到所述第四场效应晶体管的源极。
6. 如权利要求5所述的用于实现零极点型高阶滤波器的双二阶单元，其特征在于， 所述同相前馈电抗元件包括第三电抗元件和第四电抗元件；所述第三电抗元件的一端 接所述第一场效应晶体管的栅极，所述第三电抗元件的另一端接到所述第四场效应晶 体管的源极；所述第四电抗元件的一端接所述第二场效应晶体管的栅极，所述第四电 抗元件的另一端接到所述第三场效应晶体管的源极。
7. 如权利要求1所述的用于实现零极点型高阶滤波器的双二阶单元，其特征在于， 所述差分输入级包括第一半导体三极管和第二半导体三极管；所述第一半导体三极管 的集电极接到电源电压，所述第一半导体三极管的基极接第一输入端；所述第二半导 体三极管的集电极接到电源电压上，所述第二半导体三极管的基极接第二输入端。
8. 如权利要求7所述的用于实现零极点型高阶滤波器的双二阶单元，其特征在于， 所述内部源极跟随器级包括第三半导体三极管和第四半导体三极管；所述第三半导体 三极管的集电极与所述第一半导体三极管的发射极相连，所述第三半导体三极管的基 极与所述第二半导体三极管的发射极相连；所述第四半导体三极管的集电极与所述第 二半导体三极管的发射极相连，所述第四半导体三极管的基极与所述第一半导体三极 管的发射极相连。..
9. 如权利要求8所述的用于实现零极点型高阶滤波器的双二阶单元，其特征在于， 所述电流源包括第一电流源和第二电流源；所述第一电流源的输入端与所述第三半导 体三极管的发射极相连，所述第一电流源的输出端接到地电压；所述第二电流源的输 入端与所述第四半导体三极管的发射极相连，所述第二电流源的输出端接到地电压。
10. 如权利要求9所述的用于实现零极点型高阶滤波器的双二阶单元，其特征在 于，所述级间差分电抗元件包括第一电抗元件和第二电抗元件；所述第一电抗元件的 一端与所述第一半导体三极管的发射极相连，所述第一电抗元件的另一端接到所述第 二半导体三极管的发射极；所述第二电抗元件的一端与所述第三半导体三极管的发射 极相连，所述第二电抗元件的另一端接到所述第四半导体三极管的发射极。
11. 如权利要求10所述的用于实现零极点型高阶滤波器的双二阶单元，其特征在 于，所述同相前馈电抗元件包括第三电抗元件和第四电抗元件；所述第三电抗元件的 一端接第一输入端，所述第三电抗元件的另一端接到所述第四半导体三极管的发射极; 所述第四电抗元件的一端接第二输入端，所述第四电抗元件的另一端接到所述第三半 导体三极管的发射极。
12. 如权利要求1所述的用于实现零极点型高阶滤波器的双二阶单元，其特征在 于，所述双二阶单元还包括电流沉；所述电流沉用于提供零极点型高阶滤波器的支路电流。
13. 如权利要求12所述的用于实现零极点型高阶滤波器的双二阶单元，其特征在 于，所述差分输入级包括第一场效应晶体管和第二场效应晶体管；所述第一场效应晶 体管的漏极接到电源电压上，所述第一场效应晶体管的栅极接第一输入端，所述第一 场效应晶体管的衬底接地电压；所述第二场效应晶体管的漏极接到电源电压上，所述 第二场效应晶体管的栅极接第二输入端，所述第二场效应晶体管的衬底接地电压。
14. 如权利要求13所述的用于实现零极点型高阶滤波器的双二阶单元，其特征在 于，所述内部源极跟随器级包括第三场效应晶体管和第四场效应晶体管；所述第三场 效应晶体管的漏极与所述第一场效应晶体管的源极相连，所述第三场效应晶体管的栅 极与所述第二场效应晶体管的源极相连，所述第三场效应晶体管的衬底与自身的源极 相连；所述第四场效应晶体管的漏极与所述第二场效应晶体管的源极相连，所述第四 场效应晶体管的栅极与所述第一场效应晶体管的源极相连，所述第四场效应晶体管的 衬底与自身的源极相连。
15. 如权利要求14所述的用于实现零极点型高阶滤波器的双二阶单元，其特征在 于，所述电流源包括第一电流源和第二电流源；所述第一电流源的输入端与所述第一 场效应晶体管的源极相连，所述第一电流源的输出端接到地电压；所述第二电流源的 输入端与所述第二场效应晶体管的源极相连，所述第二电流源的输出端接到地电压。
16. 如权利要求15所述的用于实现零极点型高阶滤波器的双二阶单元，其特征在 于，所述电流沉包括第一电流沉和第二电流沉；所述第一电流沉的输入端与电源电压 相连，所述第一电流沉的输出端接到所述第三场效应晶体管的源极；所述第二电流沉 的输入端与电源电压相连，所述第二电流沉的输出端接到所述第四场效应晶体管的源 极。
17. 如权利要求16所述的用于实现零极点型高阶滤波器的双二阶单元，其特征在 于，所述级间差分电抗元件包括第一电抗元件和第二电抗元件；所述第一电抗元件 的一端与所述第三场效应晶体管的源极相连，所述第一电抗元件的另一端与所述第四 场效应晶体管的源极相连；所述第二电抗元件的一端与所述第一场效应晶体管的源极 相连，所述第二电抗元件的另一端与所述第二场效应晶体管的源极相连。
18. 如权利要求17所述的用于实现零极点型高阶滤波器的双二阶单元，其特征在 于，所述同相前馈电抗元件包括第三电抗元件和第四电抗元件；所述第三电抗元件的 一端接所述第一输入端，所述第三电抗元件的另一端接到所述第四场效应晶体管的源 极；所述第四电抗元件的一端接所述第二输入端，所述第四电抗元件的另一端接到所述第三场效应晶体管的源极。
19.如权利要求1所述的用于实现零极点型高阶滤波器的双二阶单元，其特征在 于，所述级间差分电抗元件和同相前馈电抗元件都为电容；所述同相前馈电抗元件的 电容值都相等。
全文摘要
本发明公开了一种用于实现零极点型高阶滤波器的双二阶单元，属于滤波器技术领域。所述双二阶单元包括差分输入级，用于接收差分输入信号；内部源极跟随器级，用于接收差分输入级的输出信号；电流源，用于提供零极点型高阶滤波器的支路电流；级间差分电抗元件，用于确定零极点型高阶滤波器的极点特性；同相前馈电抗元件，用于确定零极点型高阶滤波器的零点特性。本发明提出了用于实现零极点型高阶滤波器的双二阶单元，进而完善采用级联法设计高阶不同类型滤波器所需要的双二阶单元，使得该双二阶单元在要求低功耗高线性度的射频基带模拟滤波器中具有一定的实用价值。
文档编号H03H11/04GK101425791SQ200810227119
公开日2009年5月6日 申请日期2008年11月21日 优先权日2008年11月21日
发明者周玉梅, 勇 陈 申请人:中国科学院微电子研究所