专利名称：一种数字式脉宽可调超宽带脉冲产生装置的制作方法
技术领域：
本实用新型涉及超宽带(UWB: Ultra—wideband)技术领域，特别涉及 一种数字式脉宽可调超宽带脉冲产生装置。
背景技术：
根据美国联邦通信委员会(FCC)定义，超带宽信号是指在-10dB处带宽 大于500MHz或相对带宽大于20%，且中心频率大于500MHz的信号。超宽带 信号在时域上表现为快速上升和下降的脉冲，脉冲的持续时间极短，通常只 有几百皮秒到几个纳秒，因此信号带宽极大，可达数GHz。超宽带技术应用 于雷达、无线通信领域，可显著提高雷达分辨率及无线通信速率，同时具有 较低的系统功耗，成为当前研究的热点。
极窄脉冲的产生是超宽带技术的关键。极窄脉冲产生电路的性能与所使 用的高速器件有关，目前常用的有隧道二极管、阶跃恢复二极管、雪崩二极 管等器件，其中，隧道二极管和阶跃恢复二极管所产生的脉冲，上升时间可 达几十到几百皮秒，但其幅度小。而雪崩晶体管产生的脉冲，上升时间可达 1 2ns，输出脉冲幅度可达几十伏，但需要较高的电源电压，不利于集成应 用。为解决上述问题，公告号为CN1202618C的中国实用新型专利说明书公开 的一种《亚纳秒持续时间的超宽带窄带脉冲发生器》该发生器由基带信号源 产生方波信号输入，经微分器、基极零偏置放大器、滤波器后，由宽带低噪 声放大器输出亚纳秒持续时间的超带宽窄脉冲。该发生器基于模拟电路技术， 核心部分是RC微分电路，理论上可以产生极窄脉冲，但在工程实现中，对电 源稳定性、基带信号源产生的方波上升、下降时间及电平抖动要求很高，且 RC电路的时常数选取将十分困难。
实用新型内容
本实用新型所要解决的技术问题是提供一种电路简单、易于集成实现的 一种数字式脉宽可调超宽带脉冲产生装置。
本实用新型所设计的一种数字式脉宽可调超宽带脉冲产生装置，包括数 字信源模块、电平转换及时钟分配模块、延迟控制模块、脉冲产生模块、微 分电路模块、低噪声宽带功率放大模块依次相串联组合而成，由数字信源模 块产生的一定周期的TTL (晶体管-晶体管逻辑电平)电平的时钟信号，通过 电平转换及时钟分配模块转换且分配成3路ECL (射频耦合逻辑)电平的时 钟信号，延迟控制模块调节3路ECL电平的时钟信号的延迟差，信号经过不 同延迟后送入脉冲产生模块产生一个极窄脉冲，极窄脉冲通过微分电路模块和低噪声宽带功率放大模块后输出超宽带脉冲信号。
作为上述方案的改进，在延时控制模块和脉冲产生模块之间串接边沿整
理模块，边沿整理模块将延时控制模块输出的ECL电平的时钟信号的上升沿 和下降沿改善，减小上升和下降时间，可有效提高输出的极窄脉冲的幅度。
上述方案中，所述电平转换及时钟分配模块包括1个电平转换器和3个 时钟分配器，输入的TTL电平的时钟信号通过电平转换器转换为一对互非的 ECL电平的时钟信号后同时输出至3个时钟分配器，时钟分配器分别输出3 路ECL电平的时钟信号，其中第一路ECL电平的时钟信号与第二路ECL电平 的时钟信号的相位相同，第三路ECL电平的时钟信号与第一路ECL电平的时 钟信号和第二路ECL电平的时钟信号相位相反。
上述方案中，所述延迟控制模块包括2个延时差大于脉冲产生模块的传 输延迟的延时器，第一路ECL电平的时钟信号与第二路ECL电平的时钟信号 分别通过两个延时器输出，第三路ECL电平的时钟信号直通输出。
所述的2个延时器的延时差是固定的，最终产生的极窄脉冲的宽度由第 一、二路ECL电平的时钟信号的延迟差决定，因此为使所产生的极窄脉冲的 宽度是可调的，所述延时器最好为延时可调的可编程延迟线。
上述方案中，所述脉冲产生模块为2个高速ECL与门电路，第二路ECL 电平的时钟信号和第三路ECL电平的时钟信号分别接入一级ECL与门电路的 输入端， 一级ECL与门电路的输出端与第一路ECL电平的时钟信号分别接至 二级ECL与门电路的一个输入端，二级ECL与门电路的输出为脉冲产生模块 的输出。
本实用新型的设计构思是利用高速ECL门器件和可编程延迟器件产生超 带宽脉冲。数字信源产生的一定周期的TTL数字时钟脉冲，通过电平转换器 将数字时钟电平转换成ECL电平，利用两个可编程延迟器调节延迟差。信号 经过不同延迟后送入脉冲产生器，由于延时不同，进入脉冲产生器的信号就 有一定的时间差，脉冲产生器可以产生一个极窄脉冲，该脉冲的理论宽度与 两路延迟信号的时间差相等，极窄脉冲通过低噪声宽带功率放大器，就可得 到一定功率的超带宽脉冲。
本实用新型与现有技术相比，采用ECL数字器件来产生极窄脉冲信号， 对电路的供电电源及地的稳定性要求较低，对元件的精度要求也较低，抗干 扰性强，易于实现。ECL电路工作在非饱和状态、逻辑摆幅较小，电路的传 输延迟仅为几百ps数量级甚至几十ps，因此本实用新型所产生的窄脉冲脉 宽极窄;。另外，本实用新型电路简单、易于实现，针对不同的应用场合，可 以调整延迟器的延迟差，改变超宽带极窄脉冲的脉冲宽度，从而改变超宽带 极窄脉冲的频谱。
图1为本实用新型一种数字式脉宽可调超宽带脉冲产生装置的原理框图2为本实用新型一种数字式脉宽可调超宽带脉冲产生装置的实现电路
图中标号为l为数字信源模块，2为电平转换及时钟分配模块，3为延 迟控制模型块，4为边沿整理模块，5为脉冲产生模块，6为微分电路模块， 7为低噪声宽带功率放大模块；
图3本实用新型所产生的一种极窄脉冲的时域测量波形； 图4本实用新型所产生的一种极窄脉冲的频域测量波形； 图5本实用新型所产生的一种极窄脉冲经过天线传输后的时域测量波形。
具体实施方式
本实用新型的一种数字式脉宽可调超宽带脉冲产生装置的原理框图如图 l所示，该装置主要由数字信源模块l、电平转换及时钟分配模块2、延迟控 制模块3、边沿整理模块4、脉冲产生模块5、微分电路模块6、低噪声宽带 功率放大模块7七个部分组成。工作时，数字信源模块1产生频率5 25MHz 的占空比50%的TTL电平的数字时钟信号。通过电平转换及时钟分配模块2 将TTL电平的时钟信号转换且分配成三路ECL电平的时钟信号，第一路ECL 电平的时钟信号与第二路ECL电平的时钟信号相位相同，与第三路ECL电平 的时钟信号相位相反。然后第一路ECL电平的时钟信号和第二路ECL电平的 时钟信号分别通过延迟控制模块3的两个可编程延迟线，第三路时钟信号直 通至脉冲产生模块5。通过编程调节延迟，使第一、二路ECL电平的时钟信 号与第三路ECL电平的时钟信号的延迟大于脉冲产生模块5的传输延迟，第 一路ECL电平的时钟信号与第二路ECL电平的时钟信号间的延迟为皮秒级。 本实用新型最佳实施例第一、二路ECL电平的时钟信号与第三路ECL电平的 时钟信号的延迟差大于3纳秒，可以保证在第一、二路时钟信号的下降沿到 来之前保证第三路时钟信号已经变为逻辑0电平。这样一来，在与门的输出 只会在第一路时钟信号上升沿时刻产生极窄，下降沿时刻不会出现干扰脉冲。 第一、二路时钟信号的延时差理论上等于所产生极窄脉冲的宽度。三路ECL 电平的时钟信号再经过边沿整理模块4进行边沿整理，改善其上升沿及下降 沿，使其上升时间及下降时间小于lns。经过边沿整理的三路ECL电平的时 钟信号进入脉冲产生模块5。脉冲产生模块5为高速ECL与门器件，这样三 路ECL电平时钟信号进入高速与门器件进行与逻辑运算，可产生与第一、二 路ECL电平的时钟信号迟延差相同的高斯脉冲。高斯脉冲再经过微分电路进 行微分，变为一阶高斯脉冲，再经过一个低噪声宽带功率放大器，输出端就 可得到用于发射的超宽带极窄脉冲。
本实用新型一种数字式脉宽可调超宽带脉冲产生装置的最佳实施例的实 现电路图如图2所示，数字信源模块1由一有源晶振构成，频率10MHz，输出TTL电平，高电平5V，低电平OV的方波信号。数字信源模块l的输出接 电平转换器M1的输入，中间接下拉电阻R 1 。电平转换及时钟分配模块2的 电平转换器M1将输入的TTL电平的时钟信号转换为一对互非的ECL电平的时 钟信号输出。该ECL电平的时钟信号输出再接三个时钟分配器clk_divl、 clk—div2及clk—div3，分别输出三路ECL电平的时钟信号，第一路ECL电平 的日；钟信号与第二路ECL电平的时钟信号相位相同、且与第三路ECL电平的 时钟信号相位相反。三路的ECL电平的时钟信号分别通过上拉电阻R3、 R4、 R5、 R6、 R7、 R8接1. 3V电压。再将clk一divl及clk一div2的输出分别接入 可编程延迟线delayl和delay2，通过编^呈，可以调节delayl及delay2的 输出延迟。delayl和delay2的输出分别接上接电阻R 9 、 RIO、 Rll、 R12， 然后再将delay2的输出及elk—div3的输出接与门andl，其中clk_div3的 输出反相接入andl，实现与逻^运算，andl的输出接上拉电阻R13、 R14。 delayl及andl的输出分别接两个高速比较器cmpl及cmp2，对ECL电平的时 钟信号进行边沿整理，縮短其上升沿及下降沿。cmpl及cmp2的输出接上ii 电阻R15、 R16、 R17、 R18， cmpl及cmp2的输出接与门and2，通过与逻辑运 算，and2的输出为高斯脉冲，其宽度等于delayl及delay2输出的延时差。 and2的正输出接上拉电阻R19，再接电容Cl，经过Cl的微分，生成一阶高 斯脉冲。Cl输出接宽带放大器Al,实现一级功率放大，A1需要接由电感L1、 L2，电容C2、 C3、 C5、 C6、 C7及电阻R20构成的选通匹配网络，然后Al的 输出接电容C4， C4接宽带放大器A2，实现二级功率放大，A2需要接由电感 L3、 L4，电容C8、 C9、 C10构成的匹配选通网络，然后A2的输出接电容Cll， Cll的输出接天线，就可将所产生的超宽带极窄脉冲辐射出去。数字信源的 每一个上升沿都会产生一个极窄脉冲，调节可编程延迟线delayl和delay2 的延迟差，可以改变极窄脉冲的宽度，从而相应调节极窄脉冲的频谱。
经过示波器实测，由本实用新型最佳实施例的数字式脉宽可调超宽带脉 冲产生装置所产生一个极窄脉冲的时域实测波形如图3所示，其中半幅脉宽 为400ps，峰一峰电压值为3. 3V。上述产生的极窄脉冲的频谱波形如图4所 示，其-10db带宽从150M到1. 5G，符合FCC关于超宽带信号定义。上述产生 的极窄脉冲经发射天线发射后，由接收天线接收到的波形如图5所示。由此 可见，本实用新型设计的数字式脉宽可调超宽带脉冲产生装置所产生的极窄 脉冲是符合要求的。
权利要求1、一种数字式脉宽可调超宽带脉冲产生装置，包括数字信源模块(1)、微分电路模块(6)和低噪声宽带功率放大模块(7)，其特征在于还包括电平转换及时钟分配模块(2)、延迟控制模块(3)和脉冲产生模块(5)，数字信源模块(1)、电平转换及时钟分配模块(2)、延迟控制模块(3)、脉冲产生模块(5)、微分电路模块(6)、低噪声宽带功率放大模块(7)依次相串联组合而成，由数字信源模块(1)产生的一定周期的TTL电平的时钟信号，通过电平转换及时钟分配模块(2)转换且分配成3路ECL电平的时钟信号，延迟控制模块(3)调节3路ECL电平的时钟信号的延迟差，信号经过不同延迟后送入脉冲产生模块(5)产生一个极窄脉冲，极窄脉冲通过微分电路模块(6)和低噪声宽带功率放大模块(7)输出超宽带脉冲信号。
2、 根据权利要求1所述的一种数字式脉宽可调超宽带脉冲产生装置， 其特征在于所述在延时控制模块和脉冲产生模块(5)之间还串接有边 沿整理模块(4)。
3、 根据权利要求1或2所述的数字式脉宽可调超宽带脉冲产生装置， 其特征在于所述电平转换及时钟分配模块(2)包括1个电平转换器和3 个时钟分配器，输入的TTL电平的时钟信号通过电平转换器转换为一对互 非的ECL电平的时钟信号后同时输出至3个时钟分配器，时钟分配器分别 输出3路ECL电平的时钟信号，其中第一路ECL电平的时钟信号与第二路 ECL电平的时钟信号的相位相同，第三路ECL电平的时钟信号与第一路ECL 电平的时钟信号和第二路ECL电平的时钟信号相位相反。
4、 根据权利要求3所述的一种数字式脉宽可调超宽带脉冲产生装置， 其特征在于所述延迟控制模块(3)包括2个延时差大于脉冲产生模块(5)的传输延迟的延时器，第一路ECL电平的时钟信号与第二路ECL电 平的时钟信号分别通过两个延时器输出，第三路ECL电平的时钟信号直通 输出。
5、 根据权利要求4所述的一种数字式脉宽可调超宽带脉冲产生装置， 其特征在于所述延时器为延时可调的可编程延迟线。
6、 根据权利要求3所述的一种数字式脉宽可调超宽带脉冲产生装置， 其特征在于所述脉冲产生模块(5)为2个高速ECL与门电路，第二路 ECL电平的时钟信号和第三路ECL电平的时钟信号分别接入一级ECL与门电路的输入端， 一级ECL与门电路的输出端与第一路ECL电平的时钟信号分别接至二级ECL与门电路的一个输入端，二级ECL与门电路的输出为脉 冲产生模块(5)的输出。
专利摘要本实用新型公开的一种数字式脉宽可调超宽带脉冲产生装置，包括数字信源模块、电平转换及时钟分配模块、延迟控制模块、脉冲产生模块、微分电路模块、低噪声宽带功率放大模块依次相串联组合而成。由数字信源模块产生的一定周期的TTL电平的时钟信号，通过电平转换及时钟分配模块转换且分配成3路ECL电平的时钟信号，延迟控制模块调节3路ECL电平的时钟信号的延迟差，信号经过不同延迟后送入脉冲产生模块产生一个极窄脉冲，极窄脉冲通过微分电路模块和低噪声宽带功率放大模块后输出超宽带脉冲信号。它具有电路简单、易于集成实现的特点。
文档编号H03K5/06GK201323559SQ20082011372
公开日2009年10月7日 申请日期2008年12月26日 优先权日2008年12月26日
发明者卢会群, 欧阳缮, 振 王, 蒋留兵, 谢跃雷 申请人:桂林电子科技大学