专利名称：用于射频通信的线性跨导器的制作方法
技术领域：
本申请案涉及需要线性跨导器的应用(即线性电压到电流转换)，且更具体来说， 涉及具有改善的互调产物抑制的射频(RF)混频器。
背景技术：
混频器用于对基带(或低频)信号进行上变频和对RF信号进行下变频。互调抑 制适用于其中所述混频器用来将所述RF信号下变频到基带的RF接收器。所述混频器 级执行电压到电流转换。此转换是非线性的，且因此可产生互调失真。
互调失真是由两个混合在一起且其之间具有小的频率偏移(因装置特性的非线性 所致)的伪信号所引起。如果音调1称作fl且音调2称作f2，那么互调产物2f2-fl或 2fl-f2可靠近RF希望信号并使接收器的性能降级。此音调称作第三阶互调产物。
接收器或接收器的组件可由称作"第三阶输入截取点"(IIP3)的第三阶失真品 质系数表征。第三阶输入截取点可定义为所述第三阶互调(或失真)产物与基频(或 音调)中的功率相交的点。(参见图1A)。所述互调产物中的功率与所述输入信号幅 值的立方功率成比例。对于理想放大器(无失真)来说，所述IIP3点可在无限远处。 所述IIP3点越高，所述接收器的线性或失真性能就越好。
混频器的线性及噪声因数(NF)可受将电压输入转译成电流的跨导器级支配。所 述混频器跨导器可借助源极退化(在跨导器装置的源极处添加电阻器)来加以线性化， 但此将以增加噪声并减小混频器的增益(噪声因数的降级)为代价而出现。
本发明是针对克服现有技术的限制并提供具有改善的互调抑制的跨导器。线性化 是借助最小化对增益及噪声系数的损害的前馈技术来实现。
发明内容
鉴于上述，本发明的所述特征大体来说涉及一种或一种以上用于改善线性跨导器 的经改善系统、方法及/或设备。在一个实施例中，本专利申请案包含一种具有至少一个输入及至少一个输出的线 性跨导器，其包含具有多个晶体管及多个输入的差动放大器，其中输入信号的差被 放大；栅地阴地电路，其具有多个晶体管，其中所述晶体管可操作地连接到所述差动 放大器，其中通过下述方式来改善所述线性跨导器的输入与输出之间的反向隔离通 过将所述栅地阴地电路的所述多个晶体管中的至少一个晶体管安装为堆叠在所述差动 放大器的所述至少一个晶体管上的共用栅极来去耦合所述线性跨导器的所述输入与所 述输出；有效负载，其具有可操作地连接于所述栅地阴地电路与供应电压之间的多个 晶体管；及辅助装置，其可操作地连接到所述有效负载及所述栅地阴地装置与接地之 间的连接。
在另一实施例中，本专利申请案包含一种减少线性跨导器中的互调产物的方法， 其包含接收输入信号；放大输入信号的差；将输入电压转换成电流；感测主电流中 的非线性；前馈所述非线性；响应于所述非线性产生辅助电流；通过将所述辅助电流 与所述主电流相加来消除所述主电流中的非线性分量，由此减少互调产物；提供所述 线性跨导器的输入与输出之间的反向隔离；及给有效负载施加偏压。
根据下文详细说明、权利要求书及图式，本发明方法及设备的其它适用范围将变 得明显。然而应理解，指示本发明的优选实施例的所述详细说明及具体实例仅以说明 方式给出，因为所属领域的技术人员将易于得出归属于本发明的精神及范围内的各种 变化及修改。
结合所述图式阅读下文阐述的详细说明将更易于了解当前所揭示的方法及设备 的特征、目的及优点，在附图中，相同的参考字符均识别对应的内容，且其中
图1A是图解说明接收器失真对输入功率截取点外插的曲线图(理论上)；
图1B图解说明输入到共用源极跨导器的来自低噪声放大器(LNA)的具有干扰 的RF输出如何可使接收器的信噪比降级；
图2是共用源极跨导器的图示；
图3A是共用源极跨导器的图示；
图3B显示主晶体管及辅助晶体管的第三阶导数以及所述两个导数的有效总和； 图4A图解说明借助本专利申请案的跨导器设备及方法来抑制IM3 (互调产物)； 图4B是含有由用于减少本专利申请案的线性跨导器中的互调产物的方法所执行 的步骤的流程图5是蜂窝式通信系统的图示；
图6图解说明根据本专利申请案的用户设备的实施例； 图7是通信系统的一部分，其包括基站控制器及基站；及
图8是图解说明在减少本专利申请案的线性跨导器中的互调产物时所执行的步骤的功能方框图。
具体实施例方式
本文所用措词"实例性"意指"用作实例、事例或例示"。本文描述为"实例性"的任一实施例未必视为优选实施例或优于其它实施例。
下文结合附图所阐述的详细说明意欲作为对本发明的实例性实施例的说明而非代表可实施本发明的仅有实施例。贯穿本说明书中所用的术语"实例性"意指"用作实例、事例或例示"而未必应视为优选实施例或优于其它实施例。为提供对本发明的透彻了解的目的，详细说明包括了若干具体细节。然而，所属领域的技术人员将易知，也可不以这些具体细节实施本发明。在某些情形中，以方框图形式显示众所周知的结构及装置，以避免使本发明的概念模糊不清。
所述问题可通过使用具有前馈线性化的跨导器来加以解决，其中连接作为共用源极装置的n型金属氧化物半导体(NMOS)晶体管的差动对将输入电压转换成电流。
(假设依附一小信号假定，那么信号电流id与Vgs成比例，其中所述比例常数称作跨导且由gm表示，其中id-g:/Vg。。跨导器具有各不相同的线性度。在一个设计中，跨导
器也可称作线性跨导器。
图1B图解说明共用源极跨导器如何可使接收器的信噪比(C/N)降级。需要一种将最小化互调产物使其远远低于所期望的信号的线性跨导器。
图2含有可与无源混频器一起使用的共用源极跨导器105。所述共用源极跨导器进一步由两个分支电路构成。在图2的底部是差动放大器110。差动对放大器110具有两个输入，即分别接收信号VRF+及VRF-的正极端子及负极端子。输入晶体管是115及120,其分别接收输入信号VRF+及VRF-。当VRp+的值较小时，W+^gnu^VRp"对于小的信号，所述差动对放大器可用作线性放大器。差动对响应于差模式或差动信号。实际上，在差电压相对小的情形下，可将整个偏压电流从所述对的一个侧引导到另一
电路110称作差动电路，是因为其放大输入信号的差。此外，电路1I0称作共用源极差动放大器，是因为所述两个输入NMOS放大器115及120使其源极连接在一起(在图2中为接地)且所述输入是其栅极。使用差动架构的一个优点在于理想地将拒绝共模信号。由于所述共模信号出现在两个栅极处，因此其差为零，且其将被拒绝。最后，两个电容器117及119分别出现在晶体管115及120的输入处。
在图2的顶部处是电路122，其含有两个p型金属氧化物半导体(PMOS)晶体管125及130。晶体管125及130是"二极管连接的"晶体管且也可将其描述为有效负载。晶体管125及130用来在饱和区中给NMOS装置115、 120施加偏压。晶体管125及130的源极连接到供应电压VDD。晶体管125的漏极连接到晶体管130的漏极。同样地，晶体管130的漏极连接到晶体管120的漏极。另外，晶体管125的漏极连接
12到可操作地连接到无源混频器开关的第一输出135。同样地，晶体管130的漏极连接到可操作地连接到无源混频器开关的第二输出140。
两个电阻器145及150串联连接在PMOS晶体管125及130的漏极之间。这些电阻器在值上相等且用来给PMOS晶体管125、 130自动施加偏压。共用源极级110的非线性性质将导致互调失真。所述输入处的阻塞信号或伪信号混合并产生不期望的互调产物，所述不期望的互调产物将破坏从共用源极跨导器iio输出到混频器开关的期望的信号。此将使例如接收器的信噪比(C/N)的度量降级。需要一种将最小化互调产物的线性跨导器。
在图3A中是本专利申请案的线性跨导器200的实例，其为上述问题提供解决方案。在图3A的底部处是差动放大器210。差动对放大器210具有两个输入，即分别接收信号VRF+及VRF-的正极端子及负极端子。所述输入NMOS晶体管是215及220，其分别接收输入信号VRF+及VRF-、放大所述输入信号的差并将输入电压转换成电流。所述两个输入NMOS放大器215及220使其源极连接在一起(在图3A中为接地)且所述输入是其栅极。所述两个输入NMOS放大器215及220在强反转区中受到偏压以达成良好的线性性能。
最后，两个电阻器217及219分别连接在晶体管215及220的输入与V卵之间。经由所述电阻器向所述两个晶体管提供DC偏压。所述电阻器将所述主RF信号路径与所述偏压电路隔离。
晶体管230及235连接成共用栅极配置且用作"栅地阴地"装置并为晶体管215及220提供低阻抗。
lMA!N电流中的非线性由栅地阴地NMOS晶体管电路225感测。更具体来说，栅地阴地NMOS晶体管230及235感测因主晶体管215及220而引起的Ima!n中的非浅性。将此非线性输入到前馈(或辅助)晶体管245及250。这些辅助晶体管响应于所述非线性输入产生电流IMJX。有效电流ISUM是IAUX与Im扁的总和。电流IAUX消除IMAIN中的非线性分量并由此改善总电路的互调性能。辅助晶体管对[辅助装置]245及250在弱反转区中受到偏压以提供对Imain中的非线性的最优消除。
晶体管230的源极处的电压(Veas-Vgs)响应于来自晶体管215的非线性电流。因非线性电流而引起的电压的此变化由辅助晶体管245感测，并前馈待在输出节点处相加的误差电流。主差动对装置215及220以及辅助装置245及250在适当区中受到偏压以实现最优互调性能。图3B显示主晶体管215、 220及辅助晶体管245、 250的第三阶导数以及所述两个导数的有效总和。
此外，两个电阻器247及252分别连接于晶体管245及250的输入与VMjx之间。所述电阻器提供偏压电路与主信号路径之间的隔离。最后，两个电容器248及253分别出现在晶体管245及250的输入处。所述两个电容器使辅助装置240 (包含晶体管245、 250)偏压不依附于晶体管215、 220的漏极上的偏压。电容器248连接在NMOS晶体管245的栅极与NMOS晶体管230的源极之间。NMOS晶体管230的源极连接到NMOS晶体管215的漏极。同样地，电容器253连接在NMOS晶体管250的栅极与NMOS晶体管235的源极之间。NMOS晶体管235的源极连接到NMOS晶体管220的漏极。
用前馈电流lAux减去Imaw中的非践性。将来自主晶体管215及220的输出电流Imaw与来自輔助装置245及250的前馈电流Imjx相加。求和所述电流导致从两个路径消除IM3分量。
使用栅地阴地配置电路225 (包含NMOS晶体管230及235)来改善线性跨导器200的输入与输出之间的反向隔离。 一种用以去耦合输入与输出的方法是通过将第二晶体管230安装为堆叠在共用源极输入晶体管215上的共用栅极(CG)(图3A)。上部金属氧化物半导体(MOS) 230充当输出节点(或晶体管267的漏极)与输入晶体管215的漏极之间的电流缓冲器，由此将其分离。同样地，晶体管235堆叠在共用源极输入晶体管220上。
在图3A的顶部处是含有两个PMOS晶体管267及260的有效负载电路255。所述晶体管267及260充当有效负载并给栅地阴地晶体管230及235的漏极施加偏压。窥视所述PMOS晶体管267及260的漏极的阻抗为高。因此，电路200的互调性能得到改善。跨导器200驱动为低阻抗的无源混频器。PMOS有效负载267及260的高阻抗有助于最小化互调失真。
另外，晶体管267的漏极连接到可操作地连接到无源混频器开关的第一输出236。同样地，晶体管260的漏极连接到可操作地连接到无源混频器开关的第二输出237。
运算放大器275连同电阻器265及270形成共模反馈环路以给PMOS装置267、
260施加偏压。此改善PMOS装置267、 260的输出阻抗。所述共模反馈环路的另一优
点在于在温度及过程变化范围内，PMOS装置(及辅助晶体管)的漏极电压是固定的。
此稳定对Imain及Iaux中的非线性分量的消除。
所述非线性漏极电流可通过以下等示来加以说明id = aovin + aivin2 + a2vin3十...， 等式1
其中ao、a,及a2是描述晶体管的性质的系数且ao是所述装置的gm或跨导。当a2=0时，消除第三阶互调。此出现在
g,化W"^0时，用于完全消除
:0
图4A图解说明借助本专利申请案的跨导器设备及方法来抑制IM3 (互调产物)。图4B含有由用于减少本专利申请案的线性跨导器200中的互调产物的方法400执行的步骤。差动放大器210分别接收信号￥^+及￥^-(步骤403)、放大所述输入信号的差(步骤405)并将输入电压转换成电流(步骤407)。主电流IMA!n中的非线性由栅地阴地NMOS晶体管电路225感测(步骤410)。更特定来说，栅地阴地NMOS晶体管230及235感测因主晶体管215及220而引起的IMAIN中的非线性(步骤410)。将此非线性输入到前馈(或辅助)晶体管245及250 (步骤415)。所述辅助晶体管响应于所述非线性输入产生辅助电流Uux(步骤420)。有效电流IsuM是Uux
与IMAIN的总和，其中电流lAUX消除lMAW中的非线性分量(步骤430)且由此改善总电路的互调性能。
换句话说，当将来自主晶体管215及220的输出电流Imaw与来自輔助装置245
及250的前馈电流lMjx相加时，用前馈电流lAUX减去lMA,N中的非线性，其中所述电
流的总和导致自两个路径消除所述IM3分量(步骤430)。
使用栅地阴地配置电路225 (包含NMOS晶体管230及235)来改善线性跨导器200的输入与输出之间的反向隔离(步骤440)。在图3A的顶部处是含有两个PMOS晶体管267及260的有效负载电路255。所述晶体管267及260充当有效负载。运算放大器275连同电阻器265及270形成共模反馈环路以给PMOS装置267、 260施加偏压(步骤450)。此改善PMOS装置267、 260的输出阻抗。
通信系统可使用单个载波频率或多个载波频率。每一链路均可并入不同数量的载波频率。此外，接入终端10可以是经由无线信道或经由有线信道(例如使用光纤电缆或同轴电缆)通信的任何数据装置。接入终端10可以是多种类型装置中的任何一种，包括(但不限于)PC卡、小型快闪、外部或内部调制解调器、或无线或有线电话。接入终端IO也称作用户设备(UE)、远程站、移动站或用户站。此外，l正10可以是移动的或静止的。蜂窝式通信系统100的实例显示于图5中，其中参考编号102A到102G是指小区，参考编号160A到160G是指节点B或基站且参考编号10A到10G是指UE。
接入网络40在多个接入终端10或用户设备10之间输送数据包。(在一个实例中，接入网络40可由基站控制器及一个或一个以上基站160构成。参见图5)。接入网络40可进一步连接到接入网络40外部的其它网络，例如公司内联网或因特网，并可在每一用户设备10与此类外部网络122之间输送数据包。已与一个或一个以上e节点B 160建立有效业务信道连接的用户设备10称作有效用户设备10，且称作处于业务状态中。处于与一个或一个以上e节点B 160建立有效业务信道连接的过程中的用户设备IO称作处于连接设立状态中。用户设备IO可以是经由无线信道或经由有线信道(例如使用光纤电缆或同轴电缆)进行通信的任何数据装置。用户设备10经由其将信号发送到e节点B 160的通信链路称作反向链路。节点B 160经由其将信号发送到用户设备10的通信链路称作正向链路。
图7详细说明于下文中，其中具体来说，e节点B160及无线电网络控制器65与包网络接口 146介接。无线电网络控制器65包括信道调度器132，所述信道调度器用于实施调度算法以在系统100中进行发射。信道调度器132基于与任一特定远程站10相关联的瞬时数据接收速率(如在最近接收的DRC信号中所指示)来确定期间要将数据发射到所述远程站10的服务间隔的长度。所述服务间隔在时间上可以不连续，而是可每隔n个时隙出现一次。根据一个实施例，在第一时间于第一时隙期间发射包的第一部分，而在随后时间4个时隙后发射第二部分。同样，所述包的任何随后部分均是在具有类似4个时隙扩展(g卩，彼此间隔4个时隙)的多个时隙中进行发射。根据一个
实施例，接收数据的瞬时速率Ri确定与特定数据队列相关联的服务间隔长度Li。
另外，信道调度器132选择特定数据队列来进行发射。然后，从数据队列172检 索待发射的相关联数据量，并将其提供到信道元件168以发射到与数据队列172相关 联的远程站IO。如下文所论述，信道调度器132选择队列来提供所述数据，所述数据 是使用包括与所述队列中的每一者相关联的权重的信息来在后续服务间隔中发射的。 然后，更新与所发射的队列相关联的权重。
无线电网络控制器65与包网络接口 146、公共交换电话网(PSTN) 148及通信 系统100中的所有e节点B 160 (为简单起见，图7中仅显示一个e节点B 160)介接。 无线电网络控制器65协调通信系统中的远程站10与连接到包网络接口 146及PSTN 148的其它用户之间的通信。PSTN 148经由标准电话网络(其未显示于图7中)与用 户介接。
无线电网络控制器65含有许多选择器元件136，但为简单起见，图7中仅显示一 个选择器元件。每一选择器元件136均经指派以控制一个或一个以上基站160与一个 远程站IO (未显示)之间的通信。如果尚未给既定用户设备10指派选择器元件136， 那么通知呼叫控制处理器141需要寻呼远程站。然后，呼叫控制处理器141指挥e节 点B20寻呼远程站10。
数据源122含有待发射到既定远程站10的数据量。数据源122将所述数据提供 到包网络接口 146。包网络接口 146接收所述数据并将所述数据路由到选择器元件136。 然后，选择器元件136将所述数据发射到与目标远程站10通信的e节点B 160。在所 述实例性实施例中，每一 e节点B 160均维持存储待发射到远程站10的数据的数据队 列172。
所述数据以数据包形式从数据队列172发射到信道元件168。在一个实例中，在 正向链路上，"数据包"是指最多为1024位的数据量及待在预定"时隙"(例如，" 1.667毫秒)内发射到目的地远程站的数据量。对于每一数据包，信道元件168插入必 要的控制字段。在所述实例性实施例中，信道元件168对所述数据包及控制字段执行 循环冗余校验(CRC)编码并插入一组代码尾位。所述数据包、控制字段、CRC奇偶 校验位及代码尾位构成经格式化的包。在所述实例性实施例中，信道元件168接着编 码所述经格式化的包并交错(或重新排序)经编码的包内的符号。在所述实例性实施 例中，用沃尔什码(Walsh code)来覆盖经交错的包并用短伪噪声I (PNI)码及伪噪 声Q (PNQ)码来扩展经交错的包。将经扩展的数据提供到RF单元170，所述RF单 元正交调制、滤波并放大所述信号。经由天线171以无线方式将所述正向链路信号发 射到所述正向链路。在一个或一个以上实例中，RF单元170也可含有本专利申请案的 跨导器200。
在用户设备10处，所述正向链路信号由天线接收且路由到接收器。所述接收器 对所述信号进行滤波、放大、正交解调制及量化。将经数字化信号提供到解调器(DEMOD)，于此处用短PNI及PNQ码来解扩展所述数字化信号并用沃尔什覆盖来 解覆盖所述数字化信号。将经解调制的数据提供到解码器，所述解码器对在e节点B 160处实施的信号处理功能执行反转(特定来说，解交错、解码及CRC校验功能)。 将经解码的数据提供到数据汇。
由每一远程站10发射的数据速率控制(DRC)信号穿过反向链路信道且由耦合 到RF单元170的发射或接收天线171在基站160处接收。在一个实例中，所述DRC 信息在信道元件168中被解调制且被提供到位于无线电网络控制器65中的信道调度器 132或提供到位于e节点B 160中的信道调度器174。在第一实例性实施例中，信道调 度器132位于e节点B 20中。在替代实施例中，信道调度器132位于无线电网络控制 器65中，且连接到无线电网络控制器65内的所有选择器元件136。
图6图解说明根据本专利申请案的UE 10的实施例，其中UE 10包括发射电路 264 (包括PA 308)、接收电路408、节流控制306、解码处理单元258、处理单元302、 多载波控制单元412及存储器416。发射电路264、接收电路408也可分别含有RF单 元265及403，在一个或一个以上实例中，RF单元265及403中可驻存有本专利申请 案的跨导器200。
处理单元302控制UE 10的操作。处理单元302也可称作CPU。存储器416 (其 可包括只读存储器(ROM)及随机存取存储器(RAM) 二者)将指令及数据提供到处 理单元302。存储器416的一部分也可包括非易失性随机存取存储器(NVRAM)。
UE 10 (其可嵌入在例如蜂窝式电话的无线通信装置中)也可包括外壳，所述外 壳含有发射电路264及接收电路408以使数据能够在UE 10与远程位置之间发射并接 收，例如无线电通信。发射电路264及接收电路408可耦合到天线318。
UE 10的各种组件通过总线系统630耦合在一起，所述总线系统除包括数据总线 以外还可包括功率总线、控制信号总线及状态信号总线。然而，为清晰起见，图6中 将所述各种总线图解说明为总线系统630。 AT 10也可包括用于处理信号的处理单元 302。图中还显示功率控制器306、解码处理单元258、功率放大器308及多载波控制 单元412。
上文所图解说明的步骤可以位于存储器416中的软件或固件42的形式作为指令 存储于图6中所示的用户设备10中。所述指令可由图6中所示的用户设备10的处理 单元电路302执行。上文所图解说明的步骤也可以位于存储器163中的软件或固件43 的形式作为指令存储于e节点B 160中。所述指令可由图7中的e节点B 160的控制 单元162执行。
图8是图解说明在减少本专利申请案的线性跨导器中的互调产物时所执行的步骤 的功能方框图。上文所述的图4B的方法及设备是由图8中所图解说明的对应装置加 上功能方框执行。换句话说，图4B中的步骤403到450对应于图8中的步骤1403到 1450。
所属领域的技术人员将了解，可使用各种不同技术及技法中的任一种来表示信息
17及信号。例如，上文通篇可能提及的数据、指令、命令、信息、信号、位、符号、及 芯片均可由电压、电流、电磁波、磁场或粒子、光场或粒子或其任一组合表示。
所属领域的技术人员将进一步了解，结合本文所揭示的实施例而描述的各种说明 性逻辑块、模块、电路及算法步骤均可实施为电子硬件、计算机软件或两者的组合。 为清楚说明硬件及软件的此种可互换性，上文就其功能性总体描述了各种说明性组件、 块、模块、电路及步骤。此种功能是实施为硬件还是软件取决于施加于整体系统上的 特定应用和设计约束条件。所属领域的技术人员可针对每一特定应用以不同方法实施 所述功能性，但是，此类实施决定不应被解释为致使脱离本发明的范围。
结合本文所揭示的实施例描述的各种说明性逻辑块、模块、及电路可由下列装置 实施或执行通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场 可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、
或其经设计用于执行本文所述功能的任一组合。通用处理器可以是微处理器，但另一 选择为，处理器可以是任一常规处理器、控制器、微控制器或状态机。处理器也可实
施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器的组合、 一个或 一个以上微处理器与DSP核心的联合，或任一其它此类配置。
结合本文所揭示的实施例所描述的方法或算法的步骤可直接在硬件、由处理器执 行的软件模块中或两者的组合中实施。软件模块可驻存于随机存取存储器(RAM)、 快闪存储器、只读存储器(ROM)、电可编程ROM (EPROM)、电可擦除可编程 ROM (EEPROM)、寄存器、硬磁盘、可移除磁盘、CD-ROM或此项技术中已知的 任一其它形式的存储媒体中。实例性存储媒体耦合到处理器，以使所述处理器可从所 述存储媒体读取信息或将信息写入到所述存储媒体。另一选择为，存储媒体可与处理 器成一体。处理器和存储媒体可驻存于ASIC中，而ASIC可驻存于用户终端中。另一 选择为，处理器及存储媒体可作为离散的组件驻存于用户终端中。
在一个或一个以上实例性实施例中，所描述的功能可实施于硬件、软件、固件或 其任一组合中。如果实施于软件中，那么可将所述功能作为一个或一个以上指令或代 码存储于计算机可读媒体上或经由计算机可读媒体发射。计算机可读媒体包括计算机 存储媒体及包括任何促进将计算机程序从一个位置传送到另一个位置的媒体的通信媒 体两者。存储媒体可以是可由计算机存取的任何可用媒体。通过举例而非限制的方式， 此类计算机可读媒体可包含RAM、 ROM、 EEPROM、 CD-ROM或其它光盘存储器件、 磁盘存储器件或其它磁性存储装置、或任一其它可用于以指令或数据结构形式携载或 存储所期望的程序代码且可由计算机存取的媒体。而且，可完全将任何连接称作计算 机可读媒体。例如，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或 例如红外线、无线电及微波等的无线技术从网站、服务器或其它远程源发射软件，那 么所述同轴电缆、光纤电缆、双绞线、DSL或例如红外线、无线电及微波等的无线技 术均包括于媒体的定义内。如本文中所用，磁盘及光盘包括压縮光盘(CD)、激光 光盘、光学光盘、数字多功能光盘(DVD)、软磁盘及蓝光光盘，其中磁盘通常以磁性方式来复制数据，而光盘以光学方式(例如，使用激光)来复制数据。上述各项的 组合也应包括于计算机可读媒体的范围内。
上文提供对所揭示实施例的说明旨在使任一所属领域的技术人员均能够制作或 使用本发明。所属领域的技术人员将易于明了所述实施例的各种修改，且本文所定义 的一般原理也可适用于其它实施例，此并不背离本发明的主旨或范围。因此，本发明 并非打算限定为本文所示实施例，而应符合与本文所揭示的原理及新颖特征相一致的 最大范围。
因此，仅根据上述权利要求书来限制本发明。
权利要求
1、一种具有至少一个输入及至少一个输出的跨导器，其包含差动放大器，其具有多个晶体管及多个输入，其中输入信号的差被放大；栅地阴地电路，其具有多个晶体管，其中所述栅地阴地电路的所述多个晶体管可操作地连接到所述差动放大器的所述多个晶体管；及有效负载，其具有可操作地连接于所述栅地阴地电路与供应电压之间的多个晶体管。
2、 如权利要求1所述的具有至少一个输入及至少一个输出的跨导器，其进一步 包含辅助装置，其可操作地连接到所述差动放大器及所述栅地阴地电路。
3、 如权利要求2所述的跨导器，其中所述差动放大器包含使其源极连接在一起 的多个晶体管。
4、 如权利要求2所述的跨导器，其中所述栅地阴地电路包含连接成共用栅极配 置的多个晶体管。
5、 如权利要求2所述的跨导器，其中所述有效负载包含 多个晶体管；及反馈环路，其可操作地连接到所述多个晶体管。
6、 如权利要求2所述的跨导器，其中所述辅助装置具有多个晶体管，其中所述 辅助装置的所述多个晶体管中的至少两者具有可操作地连接于所述差动放大器与所述 栅地阴地电路之间的栅极，且其中所述辅助装置的所述多个晶体管中的所述两者可操 作地连接于所述有效负载与接地之间。
7、 如权利要求3所述的跨导器，其中所述差动放大器的所述多个晶体管在强反 转区中受到偏压。
8、 如权利要求3所述的跨导器，其中所述差动放大器的所述多个晶体管包含使 其源极连接在一起的两个输入NMOS放大器。
9、 如权利要求4所述的跨导器，其中所述栅地阴地电路的所述多个晶体管通过下述方式可操作地连接到所述差动放大器的所述多个晶体管将所述栅地阴地电路的所述多个晶体管中的至少一个晶体管堆叠在所述差动放大器的所述多个晶体管中的至 少一个晶体管上。
10、 如权利要求4所述的跨导器，其中所述栅地阴地电路的所述多个晶体管通过 下述方式可操作地连接到所述差动放大器的所述多个晶体管将所述栅地阴地电路的 所述多个晶体管中的至少一个晶体管安装为堆叠在所述差动放大器的所述多个晶体管 中的至少一个晶体管上的共用栅极晶体管，其中通过去耦合所述跨导器的输入与输出 来改善所述跨导器的所述输入与所述输出之间的反向隔离。
11、 如权利要求4所述的跨导器，其中所述栅地阴地电路的所述多个晶体管通过 下述方式可操作地连接到所述差动放大器的所述多个晶体管将所述栅地阴地电路的 所述多个晶体管中的至少一个晶体管堆叠在所述差动放大器的所述多个晶体管中的至 少一个晶体管上，由此所述栅地阴地电路感测主电流中因所述差动放大器的所述晶体管而引起的非线性并将所述非线性前馈到所述辅助装置。
12、 如权利要求4所述的跨导器，其中所述栅地阴地电路的所述多个晶体管通过 下述方式可操作地连接到所述差动放大器的所述多个晶体管将所述栅地阴地电路的 所述多个晶体管中的至少一个晶体管安装为堆叠在所述差动放大器的所述多个晶体管 中的至少一个晶体管上的共用栅极晶体管，其中通过缓冲所述线性跨导器的输入与输 出之间的电流来改善所述线性跨导器的所述输入与所述输出之间的反向隔离。
13、 如权利要求5所述的跨导器，其中所述有效负载的所述多个晶体管中的每一 者包含栅极、漏极及源极且其中所述反馈环路是共模反馈环路，其包含多个电阻器，其可操作地串联连接于所述多个晶体管的所述漏极之间；及 运算放大器，其具有输出及多个输入，其中所述输出可操作地连接到所述多个晶 体管的所述栅极；且所述输入中的至少一者可操作地连接于所述多个电阻器中的两者之间。
14、 如权利要求6所述的跨导器，其中所述辅助装置包含一对晶体管，所述对晶 体管在弱反转区中受到偏压以消除所述非线性，其中所述辅助装置响应于所述非线性 而产生辅助电流；且通过将所述辅助电流与所述主电流相加来消除所述主电流中的非 线性分量，由此减少所述互调产物。
15、 如权利要求6所述的跨导器，其中所述差动放大器包含在强反转区中受到偏 压且使其源极连接在一起的多个晶体管；其中所述栅地阴地电路包含连接成共用栅极配置的多个晶体管，且其中所述栅地 阴地电路的所述多个晶体管通过下述方式可操作地连接到所述差动放大器的所述多个 晶体管将所述栅地阴地电路的所述多个晶体管中的至少一个晶体管堆叠在所述差动 放大器的所述多个晶体管中的至少一个晶体管上，其中所述有效负载包含多个晶体管及可操作地连接到所述多个晶体管的反馈环 路，其中所述有效负载的所述多个晶体管中的每一者包含栅极、漏极及源极，且其中 所述反馈环路是共模反馈环路，其包含多个电阻器，所述多个电阻器可操作地串联 连接于所述多个晶体管的所述漏极之间；及运算放大器，所述运算放大器具有输出及 多个输入，其中所述输出可操作地连接到所述多个晶体管的所述栅极，且所述输入中 的至少一者可操作地连接于所述多个电阻器中的两者之间；且其中所述辅助装置包含一对晶体管，所述对晶体管在弱反转区中受到偏压以消除 所述非线性。
16、 一种减少跨导器中的互调产物的方法，其包含 接收输入信号；放大输入信号的差； 将输入电压转换成电流； 感测主电流中的非线性； 前馈所述非线性；提供所述跨导器的输入与输出之间的反向隔离；及 提供高输出阻抗。
17、 如权利要求16所述的减少跨导器中的互调产物的方法，其进一步包含以下步骤响应于所述非线性而产生辅助电流；及 消除所述主电流中的非线性分量。
18、 如权利要求17所述的减少跨导器中的互调产物的方法，其中所述提供所述 跨导器的输入与输出之间的反向隔离的步骤包含去耦合所述跨导器的所述输入与所述 输出。
19、 如权利要求17所述的减少跨导器中的互调产物的方法，其中所述提供所述 跨导器的输入与输出之间的反向隔离的步骤包含缓冲所述跨导器的所述输入与所述输 出之间的电流。
20、 如权利要求17所述的减少跨导器中的互调产物的方法，其进一步包含在弱反转区中施加偏压以提供对所述非线性分量的消除的步骤。
21、 如权利要求17所述的减少跨导器中的互调产物的方法，其中所述提供高输 出阻抗的步骤包含给有效负载施加偏压。
22、 如权利要求17所述的减少跨导器中的互调产物的方法，其中所述消除所述 主电流中的非线性分量的步骤包含将所述辅助电流与所述主电流相加，由此减少所述 互调产物。
23、 如权利要求22所述的减少跨导器中的互调产物的方法，其中所述提供所述 跨导器的输入与输出之间的反向隔离的步骤包含通过缓冲所述跨导器的所述输入与所 述输出之间的电流来去耦合所述跨导器的所述输入与所述输出；其中所述提供高输出阻抗的步骤包含给有效负载施加偏压；且 进一步包含在弱反转区中施加偏压以提供对所述非线性分量的消除的步骤。
24、 一种用于减少跨导器中的互调产物的装置，其包含 用于接收输入信号的装置； 用于放大输入信号的差的装置； 用于将输入电压转换成电流的装置； 用于感测主电流中的非线性的装置； 用于前馈所述非线性的装置；用于提供所述线性跨导器的输入与输出之间的反向隔离的装置；及 用于提供高输出阻抗的装置。
25、 如权利要求24所述的用于减少跨导器中的互调产物的装置，其进一步包含 用于响应于所述非线性而产生辅助电流的装置；及 用于消除所述主电流中的非线性分量的装置。
26、 如权利要求25所述的用于减少跨导器中的互调产物的装置，其中所述用于 提供所述线性跨导器的输入与输出之间的反向隔离的装置包含用于去耦合所述线性跨 导器的所述输入与所述输出的装置。
27、 如权利要求25所述的用于减少跨导器中的互调产物的装置，其中所述用于 提供所述跨导器的输入与输出之间的反向隔离的装置包含用于缓冲所述跨导器的所述 输入与所述输出之间的电流的装置。
28、 如权利要求25所述的用于减少跨导器中的互调产物的装置，其进一步包含 用于在弱反转区中施加偏压以提供对所述非线性分量的消除的装置。
29、 如权利要求25所述的用于减少跨导器中的互调产物的装置，其中所述用于 提供高输出阻抗的装置包含用于给有效负载施加偏压的装置。
30、 如权利要求25所述的用于减少跨导器中的互调产物的装置，其中所述用于 消除所述主电流中的非线性分量的装置包含用于将所述辅助电流与所述主电流相加由 此减少互调产物的装置。
31、 如权利要求30所述的用于减少跨导器中的互调产物的装置，其中所述用于 提供所述跨导器的输入与输出之间的反向隔离的装置包含用于通过缓冲所述跨导器的 所述输入与所述输出之间的电流来去耦合所述跨导器的所述输入与所述输出的装置，-其中所述用于提供高输出阻抗的装置包含用于给有效负载施加偏压的装置；且 进一步包含用于在弱反转区中施加偏压以提供对所述非线性分量的消除的装置。
32、 一种计算机程序产品，其包含 计算机可读媒体，其包含用于致使计算机减少互调产物的代码，其包含用以执行以下操作的指令接收输入信号；放大输入信号的差；将输入电压转换成电流；感测主电流中的非线性；前馈所述非线性；提供所述跨导器的输入与输出之间的反向隔离；及 提供高输出阻抗。
33、 如权利要求32所述的计算机程序产品，其中所述用于减少跨导器中的互调 产物的代码进一步包含用以执行以下操作的指令响应于所述非线性而产生辅助电流；及 消除所述主电流中的非线性分量。
34、 如权利要求33所述的计算机程序产品，其中所述用以提供所述跨导器的输 入与输出之间的反向隔离的指令包含用以去耦合所述跨导器的所述输入与所述输出的 指令。
35、 如权利要求33所述的计算机程序产品，其中所述用以提供所述跨导器的输入与输出之间的反向隔离的指令包含用以缓冲所述跨导器的所述输入与所述输出之间 的电流的指令。
36、 如权利要求33所述的计算机程序产品，其进一步包含用以在弱反转区中施 加偏压以提供对所述非线性分量的消除的指令。
37、 如权利要求33所述的计算机程序产品，其中所述用以提供高输出阻抗的指 令包含用以给有效负载施加偏压的指令。
38、 如权利要求33所述的计算机程序产品，其中所述用以消除所述主电流中的 非线性分量的指令包含用以将所述辅助电流与所述主电流相加由此减少所述互调产物 的指令。
39、 如权利要求38所述的计算机程序产品，其中所述用以提供所述跨导器的输 入与输出之间的反向隔离的指令包含用以通过缓冲所述跨导器的所述输入与所述输出 之间的电流来去耦合所述跨导器的所述输入与所述输出的指令；其中所述用以提供高输出阻抗的指令包含给有效负载施加偏压；且 进一步包含用以在弱反转区中施加偏压以提供对所述非线性分量的消除的指令。
40、 一种接入终端，其包括 功率控制器；发射电路，其可操作地连接到所述功率控制器； 处理单元，其可操作地连接到所述发射电路； 存储器，其可操作地连接到所述处理单元；及接收电路，其可操作地连接到所述处理单元，其中所述接收电路包含RF单元， 所述RF单元包含跨导器，其具有至少一个输入及至少一个输出，所述跨导器包含-差动放大器，其具有多个晶体管及多个输入，其中输入信号的差被放大； 栅地阴地电路，其具有多个晶体管，其中所述栅地阴地电路的所述多个晶体管 可操作地连接到所述差动放大器的所述多个晶体管；及有效负载，其具有可操作地连接于所述栅地阴地电路与供应电压之间的多个晶 体管。
41、 如权利要求40所述的具有至少一个输入及至少一个输出的接入终端，其进 一步包含-辅助装置，其可操作地连接到所述差动放大器及所述栅地阴地电路。
42、 如权利要求41所述的接入终端，其中所述差动放大器包含使其源极连接在 一起的多个晶体管。
43、 如权利要求41所述的接入终端，其中所述栅地阴地电路包含连接成共用栅 极配置的多个晶体管。
44、 如权利要求41所述的接入终端，其中所述有效负载包含 多个晶体管；及反馈环路，其可操作地连接到所述多个晶体管。
45、 如权利要求41所述的接入终端，其中所述辅助装置具有多个晶体管，其中 所述辅助装置的所述多个晶体管中的至少两者具有可操作地连接于所述差动放大器与 所述栅地阴地电路之间的栅极，且其中所述辅助装置的所述多个晶体管中的所述两者 可操作地连接于所述有效负载与接地之间。
46、 如权利要求42所述的接入终端，其中所述差动放大器的所述多个晶体管在 强反转区中受到偏压。
47、 如权利要求42所述的接入终端，其中所述差动放大器的所述多个晶体管包 含其源极连接在一起的两个输入NMOS放大器。
48、 如权利要求43所述的接入终端，其中所述栅地阴地电路的所述多个晶体管 通过下述方式可操作地连接到所述差动放大器的所述多个晶体管将所述栅地阴地电 路的所述多个晶体管中的至少一个晶体管堆叠在所述差动放大器的所述多个晶体管中 的至少一个晶体管上。
49、 如权利要求43所述的接入终端，其中所述栅地阴地电路的所述多个晶体管 通过下述方式可操作地连接到所述差动放大器的所述多个晶体管将所述栅地阴地电 路的所述多个晶体管中的至少一个晶体管安装为堆叠在所述差动放大器的所述多个晶 体管中的至少一个晶体管上的共用栅极晶体管，其中通过去耦合所述跨导器的输入与 输出来改善所述跨导器的所述输入与所述输出之间的反向隔离。
50、 如权利要求43所述的接入终端，其中所述栅地阴地电路的所述多个晶体管 通过下述方式可操作地连接到所述差动放大器的所述多个晶体管将所述栅地阴地电路的所述多个晶体管中的至少一个晶体管堆叠在所述差动放大器的所述多个晶体管中 的至少一个晶体管上，由此所述栅地阴地电路感测主电流中因所述差动放大器的所述晶体管而引起的非线性并将所述非线性前馈到所述辅助装置。
51、 如权利要求43所述的接入终端，其中所述栅地阴地电路的所述多个晶体管 通过下述方式可操作地连接到所述差动放大器的所述多个晶体管将所述栅地阴地电 路的所述多个晶体管中的至少一个晶体管安装为堆叠在所述差动放大器的所述多个晶 体管中的至少一个晶体管上的共用栅极晶体管，其中通过缓冲所述线性跨导器的输入 与输出之间的电流来改善所述线性跨导器的所述输入与所述输出之间的反向隔离。
52、 如权利要求44所述的接入终端，其中所述有效负载的所述多个晶体管中的每一者包含栅极、漏极及源极且其中所述反馈环路是共模反馈环路，其包含多个电阻器，其可操作地串联连接于所述多个晶体管的所述漏极之间；及运算放大器，其具有输出及多个输入，其中所述输出可操作地连接到所述多个晶体管的所述栅极；且所述输入中的至少一者可操作地连接于所述多个电阻器中的两者 之间。
53、 如权利要求45所述的接入终端，其中所述辅助装置包含一对晶体管，所述 对晶体管在弱反转区中受到偏压以消除所述非线性，其中所述辅助装置响应于所述非 线性而产生辅助电流；且通过将所述辅助电流与所述主电流相加来消除所述主电流中 的非线性分量，由此减少所述互调产物。
54、 如权利要求45所述的接入终端，其中所述差动放大器包含在强反转区中受 到偏压且使其源极连接在一起的多个晶体管；其中所述栅地阴地电路包含连接成共用栅极配置的多个晶体管，且其中所述栅地 阴地电路的所述多个晶体管通过下述方式可操作地连接到所述差动放大器的所述多个 晶体管将所述栅地阴地电路的所述多个晶体管中的至少一个晶体管堆叠在所述差动放大器的所述多个晶体管中的至少一个晶体管上，其中所述有效负载包含多个晶体管及可操作地连接到所述多个晶体管的反馈环 路，其中所述有效负载的所述多个晶体管中的每一者包含栅极、漏极及源极，且其中 所述反馈环路是共模反馈环路，其包含多个电阻器，所述多个电阻器可操作地串联 连接于所述多个晶体管的所述漏极之间；及运算放大器，所述运算放大器具有输出及 多个输入，其中所述输出可操作地连接到所述多个晶体管的所述栅极，且所述输入中的至少一者可操作地连接于所述多个电阻器中的两者之间；且其中所述辅助装置包含一对晶体管，所述对晶体管在弱反转区中受到偏压以消除 所述非线性。
全文摘要
本发明申请案包含一种具有至少一个输入及至少一个输出的线性跨导器，其包含具有多个晶体管及多个输入的差动放大器，其中输入信号的差被放大；具有多个晶体管的栅地阴地电路，其中所述晶体管可操作地连接到所述差动放大器，其中通过下述方式来改善所述线性跨导器的输入与输出之间的反向隔离通过将所述栅地阴地电路的所述多个晶体管中的至少一个晶体管安装为堆叠在所述差动放大器的所述至少一个晶体管上的共用栅极来去耦合所述线性跨导器的所述输入与所述输出；有效负载，其具有可操作地连接于所述栅地阴地电路与供应电压之间的多个晶体管；及辅助装置，其可操作地连接到所述有效负载、所述栅地阴地装置与接地之间的连接。
文档编号H03F1/32GK101641862SQ200880008597
公开日2010年2月3日 申请日期2008年3月18日 优先权日2007年3月19日
发明者哈里什·穆塔里, 肯尼斯·查尔斯·巴尼特 申请人:高通股份有限公司