专利名称：用于低功率开关电源的数字脉冲频率/脉冲幅度(dpfm/dpam)控制装置的制作方法
用于低功率幵关电源的数字脉冲频率/脉冲幅度(DPFM/DPAM)控制装置
要求优先权
本申请要求下述共同待决申请的优先权，在此结合其全部内容由
Aleksandar Prod"等人于2007年3月16日递交的、名称为"用于低功率 开关电源的数字脉冲频率/脉冲幅度(DPFM/DPAM)的控制装置"的美国临 时申请No. 60/895,386(Attomey Docket No.SIPEX-01018US0);和由 Aleksandar Prodi6等人于2008年2月20日递交的、名称为"用于低功率 开关电源的数字脉冲频率/脉冲幅度(DPFM/DPAM)的控制装置"的美国专 利申请No. 12/034，573(A加mey Docket No.SIPEX-01018US1)。
背景技术：
低功率开关转换装置的数字控制允许有多个优点，包括使用数字设计 工具的能力、转换成不同实施技术的适应性以及对外部影响的低灵敏度。
然而，在电池供电的手持设备中，如在移动电话、数位相机(DSC) 和个人数据助理(PDA)中，主要采用模拟控制dc-dc开关转换装置。与模拟 方案相比，成功的数字实施方案的主要障碍之一是较低的开关频率，以及 缺少能够支持脉冲频率调制(PFM)的低功率数字结构。当开关模式电源 (SMPS)的输出负载很轻或很小时，PFM导致显著的效率改善。在手持设备 中，为了延长电池寿命，当被供电的设备进行简单的处理任务或在备用模 式中运行时，通常使用PFM。
在最近的公开物中，己经提出了仅支持数字脉宽调制控制、或者结合 数字脉宽调制器(DPWM)和模拟PFM的几种低功率方案。
模拟实施方案的问题是，模拟控制装置需要相对长的设计过程，且在 每次实现技术改变时几乎都需要完全重新设计。因此，它们不适合与快速 变化的数字硬件单片集成，大多数便携设备基于数字硬件。而且，在最新 的CMOS工艺中，由亍非常有限的电源电压，并不是模拟控制装置的所有 的功能块都能被实施。另一方面，-一些DPFM也不适合低功率开关转换装置。为了产生通常
以短接通时间间隔和长关闭时间间隔为表征的脉冲频率调制的(PFM)信 号， 一些实现方案采用高频时钟，并采用功率效率不佳的计数器，其使它 们不适合低功率应用，其中，SMPS的总效率受控制装置的功耗的影响非 常大。
图1示出由DPFM/DPAM控制装置调整的降压转换装置。 图2示出本发明一个实施例的数字调制器。 图3-4示出本发明一个实施例的数字控制装置的操作。 图5示出本发明一个实施例的芯片布局。
具体实施例方式
设计低功率数字脉冲频率调制器(DPFM)的一个挑战是采用非常快的 数字逻辑产生长时间间隔。由于在DPFM中操作的SMPS的开关周期比现 有数字电路的传播时间大几个数量级，则用在DPWM结构中的直接实施 方案是不实际的。传统的环形振荡器将需要几千个延迟单元和很大的片上 面积。另一方面，基于计数器的DPFM结构消耗相当大量的功率，尤其是 当要求大的频率范围时。
以下描述的几个实施例包括低功率数字脉冲频率调制/脉冲幅度控制 装置的结构，其为之前提及的问题提供解决方案，并具有下述独特的特点
采用数字逻辑能够完全实现DPFM/DPAM控制装置，从而允许它在最 新的CMOS工艺中实施；
DPFM/DPAM控制装置消耗非常少量的功率，对总的SMPS效率的影 响可忽略；
DPFM/DPAM可以在非常小的硅片面积上实现，从而允许经济地实现 控制装置。这个特征在成本敏感型的便携应用中极其重要。
除了像脉冲频率调制器一样操作之外，DPFM/DPAM控制装置还可以 以这样的模式进行操作，在所述模式中开关频率和晶体管接通时间(on-time)同时变化，以进一步优化转换装置的效率。这个特征对其它低 功率控制方案来说不是特征性的。
由DPFM/DPAM控制装置调整的降压转换装置如图1所示。这种控制 装置能够像传统的PFM系统一样操作，其中，晶体管Q,的接通时间保持 恒定的同时，开关频率依赖于输出负载进行变化。在非常轻的负载时，开 关频率fsw二l/Tsw很低，导致实际上很小的占空比值DM。/Tsw ，且能量从 输入源至所述输出的转换慢。当负载增加时，晶体管开关更频繁，从而为 负载提供更多能量。
在这种具体的实施中，开关频率的控制以数字方式进行。采用模数转 换器(A/D)，输出电压xw(t)被转换成它的数字等效值V。ut[n]，并与所希望 的参考值V^[n]进行比较。比较的结果是数字误差信号e[n]，如果输出较 小，则数字误差信号e[n]的值为正，当所调整的电压超过参考值时，数字 误差信号e[n]的值为负。随后，由补偿装置对误差信号进行处理。所述模 块的主要任务是产生fsw[n展制信号，fsw[n]控制信号根据下述离散时间控 制定律通过DPFM/DPAM来调整转换装置的开关频率
<formula>formula see original document page 6</formula>(1)
其中；W为控制信号的电流值，U[n-l]是控制信号的一个开关周期之前的 前值，且a^为被选择用来提供稳定的转换装置操作的常数。在这种具体实 施中，离散时间控制定律由利用査表法的补偿装置来实施。基于乘法器的 补偿装置的实现也是可能的。
可以看出，负值的e[n]使幵关频率下降，和当误差为正的时，频率增 加。此外，如在以—F段落中所描述的，通过U[n]，对于任何给定的操作点， 设定优化的t。。和fsw[n]，这种结构允许晶体管的接通时间动态改变。在PFM 操作中，U时间的动态改变导致感应电流的峰值(即它的幅度)动态变化，
由此可以改变幅度和频率。由于这个原因，所提出的结构被称为数字脉冲 频率/脉冲幅度调制器。
本发明的一个实施例为数字调制器200，包括设定数字调制器200的 输出信号的接通时间的延迟线202，和设定数字调制器200的输出信号的 周期的电路204。电路可以包括环形振荡器206，环形振荡器206具有慢延 迟单元210和快延迟单元212，慢延迟单元210用来设定通过环形振荡器的脉冲的正沿，快延迟单元212用来设定通过环形振荡器的脉冲的负沿。
在周期内，脉宽可以随时间变窄。
环形振荡器可以允许数字调制器延长输出周期。此外，脉冲在环形振
荡器206中变窄的速度可以被调整，以调整周期。例如，慢延迟越接近快延迟，输出周期越长。
慢延迟单元或快延迟单元中的至少一个延迟是可以调整的，以调整周期。在一个实施例中，慢延迟单元的延迟是可以调整的，以调整周期。
延迟线202可以是可调整的，以调整数字调制器的输出信号的接通时间 (time on)。
电路204可以包括可以设定进入环形振荡器206的起始脉宽的另一延迟线216。在所述另-延迟线216中的延迟可以是可调整的。
所述电路可以包括检测周期的结束并输出clk信号的追赶结束(end-of-race)探测器214。环形振荡器206可以包括连接至快延迟单元212和慢延迟单元210的SR锁存器。
数字调制器可以是DPFM或DPFM/DPAM。图2所示的基于信号追赶的DPFM/DPAM结构允许采用快数字逻辑产生很长的时间间隔，并可以采用低功率硬件进行实施。DPFM的操作可以基于围绕环形振荡器的两个信号的追赶，其中一个信号首先开始，且传播稍微快点的第二信号稍微晚点开始。 一旦较快的信号赶上第一信号，则追赶结束。DPFM信号的周期可以由第一信号的开始和追赶的结束之间的时间差来定义。应当注意，这种追赶的持续时间(即开关周期)与这两个信号之间的时伺间隔成正比，并与这两个信号的速度差(即数字逻辑的时间延迟)成反比。
在一个实施例中，釆用四个主要的功能模块两个数字可编程延迟线216和202、称为追赶结束探测器214(EoR)的数字模块以及包括SR锁存器220和两组延迟单元210和212的环形振荡器206。在一个实施例中，设定SR锁存器的单元210较慢，并且是可编程的，反向延迟单元212具有恒定的传播时间，其小于慢单元的传播时间。图2的实施例具有3个数字输入和开始信号。输入fsw[n]和f^f[n]可以分别改变开关频率和所述电路运行的频率范围的范围。第三输入ton[n]可以用来控制晶体管Ql的接通时间。以下描述示例性电路的示例性操作。所有的SR锁存器的初始状态为零。当短持续的开始信号发生时，两个脉冲在可编程延迟线的输出处产生
信号p(t)，该信号的持续时间与U[n]和用作晶体管Q,的接通信号的信号c(t)成反比。这种信号的持续时间依赖于控制值t。n[n]。
p(t)的正沿将所述环的第一 SR锁存器设定成高电平。依次，第一 SR锁存器的输出将设定第二 SR锁存器，并且通过环形振荡器移动上升沿的过程将持续。这在图2中示出为在上道(upper track)上传播的正沿。当p(t)的负沿出现时，在之前由正沿设定之后，第一锁存器将被复位至零。第一SR锁存器从高电平至低电平的转换将复位第二锁存器的输出，以同样的方式，第二锁存器将复位第三个。负沿的这种传播将持续通过所述环。这显示为负沿沿着复位线行进。因此，正沿和负沿将开始围绕SR锁存器环彼此追赶。由于设定延迟模块的延迟被使得稍微较大，在一定时间之后，负沿将赶上正沿，并且所有的SR锁存器将被设为零。这个时间例子由产生短clk脉冲的追赶结束探测器(EoR)指示。clk脉冲用来再次触发两条延迟线，并幵始新的追赶循环。
通过改变p(t)的上升沿和下降沿之间的时间距离，可以控制这种DPFM的开关频率。所述沿之间的距离越长，开关频率越低。fpf[n]信号被用来提供对开关频率的另外的调整。它设定单元之间的速度差，并且以这种方式调整开关频率的范围。传播时间之间的差越小，追赶越长。对于电路中总是导致开关和传导损耗的最小和的给定情况，通过采用延迟线202选择U时间，所述系统可以用于效率优化。
慢的数字可编程延迟单元可以以多种方式实现，例如全数字模块或数字可编程电流驱动的延迟单元，它们更适合专用IC设计。
基于图1和2所示的视图，在降压转换装置周围构建了基于FPGA的实验性的控制装置。另外，专用IC被设计和模拟。
图3示出当控制信号；[n]的5个最高有效位在低值和高值之间变化时，在幵环中的DPFM/DPAM的操作。可以看出，控制变量的变化有效地改变开关频率。图4示出当输出负载在lmA和2mA之间变化时，这种系统的闭环操作结果。可以看出，控制装置通过改变控制变量f^[n]而对负载
8变化起作用，其反过来增加开关频率。这些实验结果都验证了新发明的功能性。
为了验证低功耗和在小硅片面积上实现的可能性，以0.18 CMOS技术设计了作为较大的控制装置IC的一部分的专用IC，并对其进行模拟。图5和表1示出了 DPFM/DPAM控制装置的主要特点。可以看出，它占用了约0.3mr^的很小的硅片面积，并且当连接至1.8V电源时，仅消耗50 |_iA的电流。
表1-片上实现的DPFM/DPAM控制装置的参数
面积频率范围电流消耗
0.03 mm220 kHz至250 kHz50 jaA
为了显示和描述的目的，已经提供了本发明的优选实施例的前述的描述。它不是要穷尽，或者要将本发明限制为所公开的精确形式。为了最好地说明本发明的原理和它的实际应用，选择了多个实施例并进行了描述，从而使本领域其它技术人员能够理解本发明的各种实施例，并且进行适合设想的特定使用的各种修改。目的是本发明的保护范围由权利要求和它们的等同物进行限定。
9
权利要求
1.一种数字调制器，包括延迟线，用于设定所述数字调制器的输出信号的接通时间；和电路，用于设定所述数字调制器的输出信号的周期，所述电路包括环形振荡器，所述环形振荡器具有用来设定通过所述环形振荡器的脉冲的正沿的慢延迟单元和用来设定通过环形振荡器的脉冲的负沿的快延迟单元，其中脉宽随时间变窄。
2. 根据权利要求1所述的数字调制器，其中所述数字调制器是DPFM。
3. 根据权利要求1所述的数字调制器，其中所述数字调制器是DPFM/DPAM。
4. 根据权利要求1所述的数字调制器，其中所述电路包括检测所述周期的结束和输出时钟信号的追赶结束探测器。
5. 根据权利要求1所述的数字调制器，其中所述环形振荡器包括连接至所述快延迟单元和慢延迟单元的SR锁存器。
6. 根据权利要求1所述的数字调制器，其中所述延迟线中的延迟是可调整的。
7. 根据权利要求1所述的数字调制器，其中所述电路包括设定进入所述环形振荡器的初始脉宽的另一延迟线。
8. 根据权利要求7所述的数字调制器，其中所述另一延迟线中的延迟是可调整的。
9. 根据权利要求1所述的数字调制器，其中所述数字调制器不包括计数器。
10. 根据权利要求1所述的数字调制器，其中所述脉冲在所述环形振荡器中变窄的速度是可调整的，以调整所述周期。
11. 根据权利要求1所述的数字调制器，其中所述慢延迟单元或快延迟单元中的至少一个的延迟是可调整的，以调整所述周期。
12. 根据权利要求1所述的数字调制器，其中所述慢延迟单元的延迟是可调整的，以调整所述周期。
13. —种环形振荡器，包括慢延迟单元，用来设定通过所述环形振荡器的脉冲的正沿，和快延迟单元，用来设定通过所述环形振荡器的脉冲的负沿，其中脉宽随时间逐渐变窄。
14. 根据权利要求13所述的环形振荡器，还包括检测所述周期的结束和输出dk信号的追赶结束探测器。
15. 根据权利要求13所述的环形振荡器，还包括连接至所述快延迟单元和慢延迟单元的SR锁存器。
16. 根据权利要求13所述的环形振荡器，其中另一延迟线设定进入所述环形振荡器的初始脉宽。
17. 根据权利要求13所述的环形振荡器，其中所述脉冲在所述环形振荡器中变窄的速度是可调整的，以调整所述周期。
18. 据权利要求13所述的环形振荡器，其中所述慢延迟单元或快延迟单元中的至少--个的延迟是可调整的，以调整所述周期。
19. 根据权利要求13所述的环形振荡器，其中所述慢延迟单元的延迟是可调整的，以调整所述周期。
20. —种数字式地产生调制信号的方法，包括使用延迟线设定输出信号的接通时间；和使用环形振荡器设定输出信号的周期，所述环形振荡器具有用来设定通过所述环形振荡器的脉冲的正沿的慢延迟单元和用来设定通过所述环形振荡器的脉冲的负沿的快延迟单元，其中脉宽随时间变窄。
全文摘要
用于dc-dc开关转换装置的数字控制装置可以在小负载条件下操作。控制装置可以适合用在开关模式电源中，为手持设备和其它低功率电子装置提供调整的输出电压。与数字逻辑的传播时间相比，为了产生长时间间隔，DPFM/DPAM可以采用具有两组延迟单元和围绕所述环追赶的两个信号的环形振荡器。
文档编号H03L7/00GK101675590SQ200880008639
公开日2010年3月17日 申请日期2008年3月14日 优先权日2007年3月16日
发明者埃米尔·帕拉扬德, 琨 王, 阿里克桑达·普罗迪克 申请人:爱萨有限公司