专利名称：卷积交织两级实现方法及其装置的制作方法
技术领域：
本发明涉及数字通信系统，尤其涉及巻积交织。
背景技术：
在数字通信系统中，数据在信道中传输往往会受突发噪声干扰，从而产 生大量连续误码。为了使突发误码离散化，提高信道编码纠错能力，通常会 在发射机中使用交织器以改变数据的相对位置，且在接收机中使用相应解交 织器来恢复数据顺序。巻积交织是最常用的交织方法，巻积交织方法参见图 1，图l是巻积交织示意图。其中，^表示交织宽度，M表示交织深度，完 成交织需要缓存的数据个数为l)M/2 。巻积解交织是巻积交织的逆过 程，巻积解交织参见图2，图2是巻积解交织示意图。解交织和交织是相对 而言，其区别仅仅在于各支路的延迟不同，完成解交织需要缓存的数据个数 也为乖-1)M/2 。
在欧洲数字视频广播标准DVB的字节交织中，交织宽度3 = 12，交织深 度M-17。在中国数字电视地面广播标准DTMB的符号交织中，交织宽度 ^ = 52，交织深度Af-240或M-720。当交织宽度和深度较大时，实现交织所 需的存储器单元规模也很大，难以集成在芯片内部，必须使用外部存储器， 如SDRAM和DDR等。但是由于SDRAM等片外存储器时序要求每发起一次读写 需要额外的时钟进行控制，如果每次只读写一个数据，读写效率太低，从而 无法满足实时数据处理要求。
一种发明名称为利用外部存储器实现巻积交织/解交织的方法及设备公 开号为CN101237240A的中国专利，提出了一种利用片外存储器实现巻积交 织和解交织的方法。该方法通过片内缓存器对数据进行缓存后，再通过接口 对片外存储器批量读写，提高了片外存储器的读写效率。然而该方法仅适用 于交织深度较大的巻积交织方案中，当交织深度很小时，通过片内缓存后的 批量读写数据数量将变得很小，该方法将不适用。
发明内容
本发明提供了一种能解决以上问题的巻积交织两级实现方法及其装置。 在第一方面，本发明提供了一种交织方法，该方法将交织宽度^满足 S = ， (S、 iV、尺为正整数)且第f支路延迟为!'xM的交织分为第一级交织和第二级交织。该方法首先将交织输入数据流经过延迟为 mod(/，iV)xM， (G&、《iV-l)的第一级交织得到第一级交织数据流，并通过该
第一级交织的片内存储器进行相应地址顺序的读写实现。然后再将该第一级 交织数据流经过延迟为(!'-mod(/,A0)xM,(0SK認-l)的第二级交织得到交织
输出数据流，并通过该第二级交织的片外存储器进行相应地址顺序的读写实 现。
在第二方面，本发明提供了一种交织器，该交织器交织宽度^满足 S = ^V (S、 vV、《为正整数)且该交织器包括第一级交织器和第二级交织 器。
该第一级交织器包括第一读写地址产生单元，该第一读写地址产生单元 用于产生片内存储器的读写地址，且该片内存储器的读写地址为 4+,(4+"履)modA^。其中，"为该第一级交织数据对应的的支路序号，4
为第w支路数据读写地址，iV,为片内存储器所需存储地址总数。
该第二级交织器包括第二读写地址产生单元，该第二读写地址产生单元
用于产生片外存储器的读写起始地址，且该片外存储器的读写起始地址为 《+「丄.mod(《/丄+ miVM，^/丄)。其中，m为该第二级交织数据块对应的的支
路序号，《为该第m支路数据块读写起始地址，A^为片外存储器所需存储
地址总数，Z为等效后第二级交织分配给每个数据块的地址空间。
在本发明的一个实施例中，该第一级交织片内存储器地址总数^为
在本发明的另一个实施例中，该第二级交织片外存储器地址总数A^为
本发明通过第一级交织将具有不同延迟的支路数据转化为具有相同延 迟的支路数据，从而将多支路数据合并为一条支路数据，并将该支路数据作 为第二级交织输入，再批量读写。本发明提高了片外存储器读写效率，降低 了对片外存储器读写时钟频率的要求，且片内缓存器规模小，减小了芯片实 现代价。
下面将参照附图对本发明的具体实施方案进行更详细的说明，在附图
5中
图1是巻积交织示意图2是巻积解交织示意图3是本实施例的巻积交织分级实现示意图4是本实施例的第一级巻积交织等效化示意图5是本实施例的第一级交织器电路结构图6是本实施例的第二级巻积交织等效化示意图7是本实施例的第二级交织器电路结构图。
具体实施例方式
假设巻积交织的交织宽度为5，交织深度为M，且满足^ =餅，其中B、 《、iV为正整数。
图3是本实施例的巻积交织分级实现示意图。图3是将图1巻积交织进
行分割，从而得到的两级巻积交织。
由图1可知，传统巻积交织第/支路的延迟为/xM，分级后的巻积交织 (如图3所示)第!'支路在第一级交织中的延迟为modG,AOxM，在第二级交
织中的延迟为(! - mod (! ， iV)) x M 。
具体地，本发明将宽度为5第!'支路延迟为"M即深度为M (如图l所 示)的交织数据流经过延迟为mod(/,AOxM， (0^^^V-1)的第一级交织，得
到第一级交织数据流(如图3左侧)；然后再将该第一级交织数据流经过延 迟为(/-mod(/，AO)xM,(0^、餅-l)的第二级交织，得到交织输出数据流(如 图3右侧)。也就是，将延迟为/xM的巻积交织分成延迟为mod(/,AOxM的 第一级巻积交织和延迟为(/-!110(1(/,^;)>尨的第二级巻积交织，并分别通过在
第一级巻积交织存储器及第二级巻积交织存储器进行相应地址顺序的读写 来实现。
图3中，将第一级交织所有延迟相加，从而得到第一级交织器所需存储 器大小为餅(iV-l)M/2;将第二级交织所有延迟相加，从而得到第二级交织 器所需存储器大小为《d-1)WM/2，第二级存储器大小与第一级存储器大小
之比为i^zl1^。由于;v约等于7v-i，根据公式ttzM可知，《越大第二级
iV —1 iV —1
存储器大小与第一级存储器大小之比越大。因此可以通过配置《控制第二级
6存储器与第一级存储器之间大小关系，用小规模片内存储器实现第一级交
织，用大规模的片外存储器实现第二级交织，从而解决芯片实现代价和片外 存储器读写效率的问题。
图4是本实施例的第一级巻积交织等效化示意图，在该第一级巻积交织 中，将具有相同延迟支路合并，从而将宽度为，且第/支路延迟为 mod" iV)x M， (0《K認-1)的第一级交织转化为宽度为iV第/支路延迟为 WM，(OS K AO即深度为《M的标准巻积交织形式。
具体的第一级巻积交织等效方法为，将延迟为0的第0支路、第iV支 路……第《(iV-l)支路等效为一个延迟为0的第0支路；将延迟为M的第1 支路、第iV + l支路……第《(iV-1) + l支路等效为一个延迟为《M的第1支 路；……将延迟为(iV-l)M的第iV-l支路、第2iV-l支路、第题-l支路等效 为一个延迟为(JV-l)KM的第JV-l支路。
图5是本实施例的第一级交织器电路结构图，该第一级交织器包括第一 支路计数器510、第一读写地址产生单元520、片内存储器530。
第一支路计数器510是一个模iV循环计数器其计数值从0到At-i ，且该 第一支路计数器510用于对该第一级交织器的支路序号进行计数以判断该 第一级交织器输入数据所属支路，并将该所属支路序号发送至第一读写地址 产生单元520。
第一读写地址产生单元520根据第一支路计数器510的计数值产生片内 存储器的读写地址，并将该读写地址发送至片内存储器530。
具体地，假设第n支路数据的读写地址为4，则第w + l支路数据的读写 地址为
d = " + 認)mod (1)
片内存储器530用于缓存第一级交织数据。本实施例的片内存储器采用 整体循环移位法，即各支路输入数据在片内存储器530中的存储地址空间并 不固定，而是在整体循环移位，每条支路的数据都根据下一支路的读信号读 出。该方法需要增加l个数据的存储空间以便实现整体循环移位。因此实际
所需片内存储器地址总数为，
^ =，-,+1 =舉-(2)
x 2 2
由公式(2)可知，在交织宽度B和交织深度M不变情况下，片内储存 器大小仅与iV有关。W越大则片内存储器规模越大；同时第二级交织可合并 的支路越多，本实施例第二级交织片外存储器采用批量读写方法，因此第二 级交织读写效率越高。反之同理。因此可以根据实际情况在片内存储器规模 和片外存储器读写效率之间折衷选取一个合适的N值。图6是本实施例的第二级巻积交织等效化示意图，在该第二级巻积交织 中，将每相邻iV个延迟相同的支路等效为一个支路进行处理，从而将宽度为 ，第/支路延迟为(/-mod(/,iV》x风((^"，-l)的第二级巻积交织转化为宽 度为《第/支路延迟为WM，(O《《)即深度为iVM的标准交织形式。此时， 等效前相邻iV个支路数据已经转化成一个数据块。
具体的第二级巻积交织等效方法为，将第0支路、第1支路……第7V-1 支路等效为第0支路；将第iV支路、第W + 1支路……第27V-1支路等效为第1 支路；……；将第《(iV-l)支路、第《(7V-i) + i支路……第题-l支路等效为第 K-l支路。
图7是本实施例的第二级交织器电路结构图，该第二级交织器包括第二 支路计数器710、第二读写地址产生单元720、接口控制器730、片外存储 器740。
第二支路计数器710是一个模K循环计数器其计数值从0到《-l ，且该 第二支路计数器710用于对该第二级交织器的支路序号进行计数以判断该 第二支路计数器输入数据块所属支路，并将该所属支路序号发送至第二读写 地址产生单元720。
第二读写地址产生单元720根据第二支路计数器710的计数值产生片外 存储器的读写起始地址，并通过接口控制器730发送至片该外存储器740。
具体地，假设第M支路数据块的读写起始地址为《，则第m + l支路数据 块的读写起始地址为，
接口控制器730用于连接片内信号和片外存储器，并根据片外存储器的 时序要求产生相应接口信号以控制数据读写。
片外存储器740用于缓存第二级交织数据。本实施例的片外存储器740 采用整体循环移位法，其实际所需地址总数为，
其中，Z为分配给等效后第二级交织中每个数据块的地址空间。
需要说明的是，解交织方法与交织方法完全相同，解交织器硬件体系结 构也与交织器硬件结构相同，因此此处不再对本发明解交织方法及相应解交 织器赘述。
显而易见，在不偏离本发明的真实精神和范围的前提下，在此描述的本
其中，M
単一l)層发明可以有许多变化。因此，所有对于本领域技术人员来说显而易见的改变， 都应包括在本权利要求书所涵盖的范围之内。本发明所要求保护的范围仅由 所述的权利要求书进行限定。
权利要求
1.一种交织方法，该方法的交织宽度B满足B＝KN(B、N、K为正整数)且第i支路延迟为i×M，包括，将所述交织数据流经过第i支路延迟为mod(i，N)×M，(0≤i≤KN-1)的第一级交织得到第一级交织数据流，并通过该第一级交织的片内存储器进行相应地址顺序的读写实现；其中所述第一级交织是将宽度为B第i支路延迟为i×M的交织分成两级交织中的第一级交织；然后再将该第一级交织数据流经过第i支路延迟为(i-mod(i，N))×M，(0≤i≤KN-1)的第二级交织得到交织输出数据流，并通过该第二级交织的片外存储器进行相应地址顺序的读写实现；其中所述第二级交织是将宽度为B第i支路延迟为i×M的交织分成两级交织中的第二级交织。
2. 如权利要求1所述的一种交织方法，其特征在于，包括将所述宽度为餅且第/支路延迟为mod(/,iV)xM， (0S"riV-l)的第一级交织转化为宽度为iV第/支路延迟为(0S/《A0的交织。
3. 如权利要求1所述的一种交织方法，其特征在于，包括将所述宽度为题且第,'支路延迟为(卜mod(/，iV》M,((^"i^-1)的第二级交织转化为宽度为《第/支路延迟为(0S K幻的交织。
4. 如权利要求1所述的一种交织方法，其特征在于，所述第一级交织片内存储器读写地址为，<formula>formula see original document page 2</formula>其中，"为该第一级交织数据对应的支路序号，4为第"支路数据读写地址，iV,为片内存储器所需存储地址总数。
5. 如权利要求1所述的一种交织方法，其特征在于，所述第二级交织片外存储器读写起始地址为，<formula>formula see original document page 2</formula>附<formula>formula see original document page 2</formula>其中，m为该第二级交织数据块对应的支路序号，A为第m支路数据块读写起始地址，A^为片外存储器所需存储地址总数，Z为等效后第二级交织分配给每个数据块的地址空间。
6. 如权利要求1所述的一种交织方法，其特征在于，所述第一级交织片内存储器地址总数为， <formula>formula see original document page 2</formula>
7. 如权利要求1所述的一种交织方法，其特征在于，所述第二级交织片外存储器地址总数为<formula>formula see original document page 3</formula>
8. —种交织器，该交织器的交织宽度^满足3 =餅(B、 iv、《为正整数)且第/支路延迟为/xM，其特征在于，包括第一级交织器和第二级交织器；所述第一级交织器包括第一读写地址产生单元，该第一读写地址产生单元用于产生片内存储器的读写地址，且该片内存储器的读写地址为，其中，n为该第一级交织数据对应的支路序号，4为第w支路数据读写地址，W为片内存储器所需存储地址总数；所述第二级交织器包括第二读写地址产生单元，该第二读写地址产生单元用于产生片外存储器的读写起始地址，且该片外存储器的读写起始地址为，<formula>formula see original document page 3</formula>其中，m为该第二级交织数据块对应的支路序号，《为该第附支路数据块读写起始地址，A^为片外存储器所需存储地址总数，Z为等效后第二级交织分配给每个数据块的地址空间。
9. 如权利要求8所述的一种交织器，其特征在于，所述第一级交织器包括第一支路计数器，该第一支路计数器是一个计数值从0到7V-l的模iV循环计数器，用于对该第一级交织器的支路序号进行计数。
10. 如权利要求8所述的一种交织器，其特征在于，所述片内存储器用于缓存第一级交织数据，且该片内存储器地址总数A^为^(^—1)M+1。
11.如权利要求8所述的一种交织器，其特征在于，所述第二级交织器包括第二支路计数器，该第二支路计数器是一个计数值从0到《-l的模《循环计数器，用于对该第二级交织器的支路序号进行计数。
12. 如权利要求8所述的一种交织器，其特征在于，所述第二级交织器包括接口控制器，用于连接片内信号和片外存储器。
13. 如权利要求8所述的一种交织器，其特征在于，所述片外存储器用于缓存第二级交织数据，且该片外存储器地址总数^为<formula>formula see original document page 3</formula>
全文摘要
本发明涉及数字通信系统，尤其涉及卷积交织两级实现方法及其装置。本发明将第i支路延迟为i×M的传统卷积交织分成第i支路延迟为mod(i，N)×M的第一级卷积交织，以及第i支路延迟为(i-mod(i，N))×M的第二级卷积交织，并分别将两级交织转化为标准卷积交织形式，通过对第一级交织的片内存储器及第二级交织的片外存储器进行相应地址顺序的读写实现。本发明在保证片内缓存器较小规模情况下，将大量的存储空间利用片外存储器来实现，减小了芯片实现代价，并提高了片外存储器读写效率。本发明方法及装置广泛适用于数字通信系统的卷积交织和解交织中。
文档编号H03M13/27GK101674093SQ200910093770
公开日2010年3月17日 申请日期2009年9月28日 优先权日2009年9月28日
发明者周 邓 申请人:北京海尔集成电路设计有限公司