集成斜率控制的I²C输出级电路的制作方法

专利名称：集成斜率控制的I²C输出级电路的制作方法
技术领域：
本发明专利属于CMOS集成电路领域，主要应用于I2C协议的输出级，也可以用于 其它开漏的(open drain)的输出级斜率控制。本专利不限某一个集成电路生产工艺，它涵 盖 0. 6um，0. 35um，0. 25um，0. 18um，0. 13um, 90nm, 65nm, 45nm, 32nm 以及与这些工艺相关的 收缩(shrink)工艺。本技术适用于CPU，SOC, ASIC和其它采用内存接口的应用芯片的设 计，以提高其灵活性和兼容性。
背景技术：
I2C总线是一个串行多主从的总线协议，广泛应用于较低速的通信和复杂系统的 基础性配置和控制。基于EMI和时序的要求，I2C规范对输出级电路的信号斜率做了规定在IOpF至 400pF的总线电容负载范围内，输出信号的斜率应在20+0. ICb 250ns (其中Cb为负载电 容)。这是一个较严格的规定，在传统的应用过程中，一般采用片内下拉斜率控制+片外上 拉斜率控制的方式。片内下拉斜率控制如

图1所示，使用Cl这一米勒电容，使输出级的主极点由Rl 和Cl决定，此时的主极点为ωρ = (Rl+rP1) · (gmN2 · Rp+l)Cl......式 1因此，通过设定Rl和Cl为合适的值，N2足够大，下拉斜率仅受Cb和Rp的轻微影 响。片外上拉斜率控制片内的米勒补偿仅能对下拉管起作用，而在上拉时，N2关断。 当需要大驱动负载时，必须对上拉电阻进行补偿。如图2所示，使用片外器件HCT4066和一 个额外的上拉电阻可以完成补偿。HCT4066在0. 8 2. OV之间导通，通过一个额外的上拉 电阻RP2从而加快了驱动大负载时上拉的速度。传统做法的缺点需要片外原件，增加了成本和PCB板的复杂程度。在下拉过程中，HCT4066也导通，这时就在HCT4066和I2C之间形成了直流通路，大 大增加了系统的功耗。上拉HCT4066网络的导通反而减慢了下拉的速度，如果输出电路设计不当或RP2 值设定不当，反而使信号更差甚至违反I2C标准。

发明内容
在本发明中，不仅借鉴采用的传统的片内下拉网络，而且将额外的片外上拉器件 集成在片内，并增加了上升沿检测系统，使上拉器件仅在输出信号上升沿起作用，增加了芯 片的集成度，减少了系统成本和PCB复杂程度，降低了功耗。附图的简要描述图1传统I2C斜率控制方法中的下拉斜率控制
3
图2传统I2C斜率控制方法中的片外上拉斜率控制图3所示本发明专利方案的整体框图，本发明将下拉斜率控制，上升沿检测和上 拉网络集成在芯片内部图4所示本发明的实现电路5所示本发明中高阈值检测和低阈值检测的一种实现方式，它们也可以由适当 设计的反相器、比较器和其它结构的施密特触发器构成图6所示的上拉网络控制信号产生的原理图专利实施细则本发明将上拉斜率控制装置集成进标准CMOS工艺可生产的电路，通过集成的下 拉斜率控制装置和上拉斜率控制装置来控制I2C输出装置的输出斜率，如图3所示。如图4，下拉斜率控制采用经典结构，由Rl和Cl控制，由式1可得出需要的电阻、 电容值。上拉斜率控制由上升沿检测和上拉网络构成。上升沿检测电路的目的是控制上拉 网络在需要上拉时，也就是上升沿时开启。上升沿检测的一种实施方式是如图4由中的Inv_l、Inv_H、Inv_L和0r_l等器件 构成。Irw_H、InV_L分别是高翻转阈值的反相(比较)器和低翻转阈值反相(比较)器。 他们的构成方式可以由图5所示的电路构成。图5的左图是一个低翻转阈值的反相(施密 特触发)器，与普通的反相器不同，它的上拉器件由P1、P2、P3，3个PMOS管构成。在翻转阶 段Pl和P3将P2的源端电压箝位到一个特定的电压，从而降低了 P2管的开启电压，只有当 输入信号降得很低时，该反相器才翻转。图5的右图是一个高翻转阈值的反相(施密特触 发)器。Inv_H、Inv_L也可以由特殊设计的反相器、比较器或其它结构的施密特触发器构 成。如图6，当输出信号如S 1所示时，通过Irw_H的高翻转阈值和Inv_l反相，P2栅 极的控制信号应该如S2所示。同时通过Inv_L的低翻转阈值和m传来的低延迟快速翻转 信号，与运算后的信号应如S3所示。图中的m应该是比较快的器件以保证SI刚开始上升 或下降时S3已经翻转。图3中的上拉网络由P2、P3和一个可选的电阻Rs构成。仅当S2和S3信号同时 为低，即输出信号的上升沿时，此上拉网络开启。若信号的上升沿较慢，则此上拉网络开启 的时间较长，将加快上拉的速度。当信号上升沿较快，此上拉网路的开启时间将较短，上升 网络对输出斜率的影响将比较小。上拉网络仅在输出信号的上升沿起作用避免了与下拉网络的冲突，避免了冲突时 较大的直流功耗。图4中由Inv_l、Inv_H、Inv_L和0r_l等器件构成上升沿检测电路来控制上拉 网络P2、P3等的开启的电路，只是本发明检测上升沿控制上拉网络的方法一种具体形式， 上升沿检测和上拉网络都有其它的构成方式，但检测上升沿控制上拉网络的方法属于本专 利。
权利要求
集成片内上拉斜率控制和下拉斜率控制的输出级斜率的open drain输出电路。
2.检测输出信号的电平来判断信号边缘的到来。
3.检测下降沿的来关闭上拉网络。
4.使用输出信号上升沿来使能上拉网络以调节输出斜率的电路，此构思不仅可以运用 于集成电路中，也可以运用于分立器件的电路中。
5.本电路不仅可用于I2C输出电路，也可以用于其它Open-drain的输出电路的斜率控制。
全文摘要
在I2C的应用中，为了支持高速应用一般需要斜率控制的电路，其中的上拉斜率控制一般在片外实现。在本发明中，将斜率控制电路完全集成在芯片内部，并且增加了上升沿检测电路，减少了功耗，改进了性能。本发明可以应用于I2C电路的斜率控制，也可以用于其他开漏(Open-drain)电路的斜率控制。
文档编号H03K19/0175GK101931393SQ20091011713
公开日2010年12月29日 申请日期2009年6月24日 优先权日2009年6月24日
发明者夏先衡, 夏洪锋, 陈 峰 申请人:龙迅半导体科技(合肥)有限公司;合肥力杰半导体科技有限公司