专利名称：一种超低压实现带通滤波器的双二阶单元的制作方法
技术领域：
本发明涉及滤波器技术领域，特别涉及一种超低压实现带通滤波器的双二阶单元。
背景技术：
滤波器最早是由美国人和德国人于1915年首先提出来的。时至今日，滤波器的理论和技 术已经得到不断的改进和创新。滤波其实是一种选频过程，滤波器是一种对输入信号进行特 定频率处理从而得到希望输出信号的选频网络。根据输入信号时域特点，滤波器可以分为模 拟滤波器和数字滤波器。由于模拟滤波器具有处理速度快、电路结构简单、功耗小等突出特 点，使其在各种电子设备中有着广泛的应用。
在模拟滤波器的多种实现方法中，级联设计方法由于其实现简单而被广泛采用。该方法 是将双二阶单元通过级联方式实现高阶滤波器。双二阶单元的实现结构可分为传统结构和新 型结构。传统结构是指跨导一电容(Gm-C)双二阶单元，其中的跨导放大器(Gm)是将输入 电压信号转换为电流信号。图l示出了传统结构的双二阶单元，该双二阶单元使用了四个跨 导放大器，并且每个差模节点要使用共模反馈电路，使用至少20个晶体管。新型结构的双二 阶单元是一种基于源极跟随器的双二阶单元，它与传统结构的双二阶单元不同，其晶体管的 使用数量少于传统结构的双二阶单元。
近些年来，随着手持移动设备产业的飞速发展和CMOS工艺技术的不断进步，使得低电源 电压和低功耗的模拟电路设计正成为研究的热点。现有一些低功耗芯片的电源电压已经低至 0.8V。同时，由于无线收发机系统结构越来越复杂，势必要求其内部基本单元模块在满足系 统性能的前提下，其使用的电路结构尽可能简单，且容易实现。但是，目前的双二阶单元存 在如下不足首先，传统跨导一电容结构的滤波器的全差分双二阶单元需要使用四个跨导放 大器，并且每个跨导放大器要使用多个晶体管，同时还要求额外的共模反馈电路稳定输出共 模电压，这样就增加了电路的复杂程度和功耗；其次，新型结构的滤波器虽然降低了电路的 复杂程度，但是由于层叠晶体管消耗的电压余度大，很难将电源电压降低到1V以下，其最低 工作电压等于四个过驱动电压Vdsat加上两个阈值电压VTH，因此难于达到芯片对于低电源电压 的要求。
发明内容
为了降低带通滤波器的输出工作电压，以及电路的复杂度和功耗，本发明提供了一种超低压实现带通滤波器的双二阶单元，所述双二阶单元包括
第一跨导模块，用于接收输入电压信号，并将所述输入电压信号转换为电流信号；
第一差分电容，与所述第一跨导模块相连，形成第一积分单元，用于确定所述双二阶单
元传输函数中的复数共轭极点；
第二跨导模块，用于接收输出电压信号，并将所述输出电压信号转换为电流信号； 第二差分电容，与所述第一跨导模块和第二跨导模块相连，形成第二积分单元，用于确 定所述双二阶单元传输函数中的复数共轭极点；
电流源模块，与所述第一跨导模块相连，用于提供所述双二阶单元的支路电流。 所述第一跨导模块包括第一晶体管和第三晶体管；所述第一晶体管的栅极接第一输入端 ，所述第一晶体管的漏极接第一输出端，所述第一晶体管的源极与第二差分电容的一端相连 ;所述第三晶体管的栅极接第二输入端，所述第三晶体管的漏极接第二输出端，所述第三晶 体管的源极与第二差分电容的另一端相连；所述第一晶体管和第三晶体管的衬底分别接地电 压；所述第一差分电容的一端与第一晶体管的漏极相连，所述第一差分电容的另一端与第三 晶体管的漏极相连。
所述第二跨导模块包括第二晶体管和第四晶体管；所述第二晶体管的栅极与第一输出端 相连，所述第二晶体管的漏极与第一晶体管的源极相连，所述第二晶体管的源极和衬底接地 电压；所述第四晶体管的栅极与第三晶体管的漏极相连，所述第四晶体管的源极和衬底接地 电压。
所述电流源模块包括第一电流源和第二电流源；所述第一电流源的正端接电源电压，所 述第一电流源的负端接第一输出端；所述第二电流源的正端接电源电压，所述第二电流源的 负端接第二输出端。
所述第一晶体管、第二晶体管、第三晶体管和第四晶体管为NMOS型晶体管。 所述第一跨导模块包括第一晶体管和第三晶体管；所述第一晶体管的栅极接第一输入端 ，所述第一晶体管的漏极接第一输出端；所述第一晶体管的源极与第二差分电容的一端相连 ;所述第三晶体管的栅极接第二输入端，所述第三晶体管的漏极接第二输出端，所述第三晶 体管的源极与第二差分电容的另一端相连；所述第一晶体管和第三晶体管的衬底分别接电源 电压；所述第一差分电容的一端与第一晶体管的漏极相连，所述第一差分电容的另一端与第 三晶体管的漏极相连。
所述第二跨导模块包括第二晶体管和第四晶体管；所述第二晶体管的栅极与第一输出端 相连，所述第二晶体管的漏极与第一晶体管的源极相连，所述第二晶体管的源极和衬底接电源电压；所述第四晶体管的栅极与第三晶体管的漏极相连，所述第四晶体管的源极和衬底接 电源电压。
所述电流源模块包括第一 电流源和第二电流源；所述第一 电流源的正端接第一输出端， 所述第一电流源的负端接地电压；所述第二电流源的正端接第二输出端，所述第二电流源的 负端接地电压。
所述第一晶体管、第二晶体管、第三晶体管和第四晶体管为PMOS型晶体管。 有益效果本发明提供的超低压实现带通滤波器的双二阶单元，结构简单，并且容易实 现，有效地降低了带通滤波器电路结构的复杂度；进一步地，由于双二阶单元不需要共模反 馈电路，从而降低了带通滤波器的功耗和电路复杂度，实现了超低电源电压。
图l是现有技术采用四个分离跨导级联组成的双二阶单元的电路结构示意图； 图2是本发明实施例1超低压实现带通滤波器的双二阶单元电路结构示意图； 图3是本发明实施例2超低压实现带通滤波器的双二阶单元电路结构示意图； 图4是采用本发明实施例提供的双二阶单元级联实现的四阶带通滤波器的电路结构示意
图5是本发明实施例四阶带通滤波器的幅频曲线图。
具体实施例方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进 一步地详细描述。 实施例l
参见图2，本发明实施例提供了一种超低压实现带通滤波器的双二阶单元，本实施例可
以采用CMOS工艺实现，该双二阶单元包括
第一跨导模块，用于接收输入电压信号，并将输入电压信号转换为电流信号； 第一差分电容132 (Cl)，与第一跨导模块相连，形成第一积分单元，用于确定双二阶
单元传输函数中的复数共轭极点；
第二跨导模块，用于接收输出电压信号，并将输出电压信号转换为电流信号； 第二差分电容131 (C2)，与第一跨导模块和第二跨导模块相连，形成第二积分单元，
用于确定双二阶单元传输函数中的复数共轭极点；
电流源模块，与第一跨导模块相连，用于提供双二阶单元的支路电流。
其中，第一跨导模块包括第一NM0S晶体管113 (Mnl)和第三NM0S晶体管112 (Mn3);第一NM0S晶体管113的栅极接第一输入端102 (Vin)，第一NM0S晶体管113的漏极接第一输出端 108 (Vop)，第一NM0S晶体管113的源极(netl)与第二差分电容131的一端相连；第三 NM0S晶体管112的栅极接第二输入端104 (Vip)，第三NM0S晶体管112的漏极接第二输出端 106 (Von)，第三NM0S晶体管112的源极(net2)与第二差分电容131的另一端相连；第一 NM0S晶体管113和第三NM0S晶体管112的衬底分别接地电压GND (141);第一差分电容132的 一端与第一NM0S晶体管113的漏极相连，第一差分电容132的另一端与第三NM0S晶体管112的 漏极相连。
其中，第二跨导模块包括第二丽OS晶体管llO (Mn2)和第四丽OS晶体管lll (Mn4);第 二NMOS晶体管110的栅极与第一输出端108相连，第二NM0S晶体管110的漏极与第一NM0S晶体 管113的源极相连，第二NM0S晶体管110的源极和衬底接地电压GND (141);第四丽OS晶体管 111的栅极与第三NMOS晶体管l 12的漏极相连，第四NMOS晶体管l 11的源极和衬底接地电压 GND (141)。
其中，电流源模块包括第一电流源Ibl (121)和第二电流源Ib2 (122);第一电流源 Ibl的正端接电源电压VDD (142)，第一电流源Ibl的负端接第一输出端108;第二电流源 Ib2的正端接电源电压VDD (142)，第二电流源Ib2的负端接第二输出端106。
本实施例中的第一跨导模块和第一差分电容132形成第一积分单元，第二跨导模块和第 二差分电容131形成第二积分单元，第一积分单元和第二积分单元可以用于确定双二阶单元 传输函数中的复数共轭极点。在实际应用中，输入电压分别从第一跨导模块的第一NMOS晶体 管l 13和第三NM0S晶体管l 12的栅极输入，从第一NMOS晶体管l 13和第三NM0S晶体管l 12的漏极 输出，进而实现带通滤波器的传输特性；第一差分电容132的电容值为C1/2，第二差分电容 131的电容值为C2/2。
在实际应用中，本实施例提供的双二阶单元输出的最小工作电压等于两个过驱动电压和 第二跨导模块的阈值电压的相加之和。其中，两个过驱动电压具体是第一电流源或第二电流 源的过驱动电压，以及第二跨导模块的过驱动电压。
实施例2
参见图3，本发明实施例还提供了一种超低压实现带通滤波器的双二阶单元，本实施例
可以采用CMOS工艺实现，该双二阶单元包括
第一跨导模块，用于接收输入电压信号，并将输入电压信号转换为电流信号； 第一差分电容231 (C2)，与第一跨导模块相连，形成第一积分单元，用于确定双二阶
单元传输函数中的复数共轭极点；第二跨导模块，用于接收输出电压信号，并将输出电压信号转换为电流信号； 第二差分电容232 (Cl)，与第一跨导模块和第二跨导模块相连，形成第二积分单元， 用于确定双二阶单元传输函数中的复数共轭极点；
电流源模块，与第一跨导模块相连，用于提供双二阶单元的支路电流。 其中，第一跨导模块包括第一PM0S晶体管213 (Mpl)和第三PM0S晶体管212 (Mp3);第 一PM0S晶体管213的栅极接第一输入端208 (Vin)，第一PM0S晶体管213的漏极接第一输出端 202 (Vop)，第一PM0S晶体管213的源极(netl)与第二差分电容232的一端相连；第三 PM0S晶体管212的栅极接第二输入端206 (Vip)，第三PM0S晶体管212的漏极接第二输出端 204 (Von)，第三PM0S晶体管112的源极(net2)与第二差分电容232的另一端相连；第一 PM0S晶体管213和第三PM0S晶体管212的衬底分别接电源电压VDD (242);第一差分电容231 的一端与第一PM0S晶体管213的漏极相连，第一差分电容231的另一端与第三PM0S晶体管212 的漏极相连。
其中，第二跨导模块包括第二PMOS晶体管210 (Mp2)和第四PMOS晶体管211 (Mp4);第 二PMOS晶体管210的栅极与第一输出端202相连，第二PMOS晶体管210的漏极与第一PMOS晶体 管213的源极相连，第二PMOS晶体管210的源极和衬底接电源电压VDD (242);第四PMOS晶体 管211的栅极与第三PMOS晶体管212的漏极相连，第四PMOS晶体管211的源极和衬底接电源电 压VDD (242)。
其中，电流源模块包括第一电流源Ibl (221)和第二电流源Ib2 (222);第一电流源 Ibl的正端接第一输出端202，第一电流源Ibl的负端接地电压GND (241);第二电流源Ib2的 正端接第二输出端204，第二电流源Ib2的负端接地电压GND (241)。
本实施例中的第一跨导模块和第一差分电容231形成第一积分单元，第二跨导模块和第 二差分电容232形成第二积分单元，第一积分单元和第二积分单元可以用于确定双二阶单元 传输函数中的复数共轭极点。在实际应用中，输入电压分别从第一跨导模块的第一PMOS晶体 管213和第三PM0S晶体管212的栅极输入，从第一PMOS晶体管213和第三PM0S晶体管212的漏极 输出，进而实现带通滤波器的传输特性；第一差分电容231的电容值为C2/2，第二差分电容 232的电容值为C1/2。
在实际应用中，本实施例提供的双二阶单元输出的最小工作电压等于两个过驱动电压和 第二跨导模块的阈值电压的相加之和。其中，两个过驱动电压具体是第一电流源或第二电流 源的过驱动电压，以及第二跨导模块的过驱动电压。
为了更加详细地说明本发明实施例提供的双二阶单元可以实现超低压带通滤波器，进行如下定量分析。如图2所示，第一跨导模块和第一差分电容形成第一积分单元，第二跨导模 块和第二差分电容形成第二积分单元，这两个积分单元可以确定双二阶单元传输函数中的复 数共轭极点；输入电压从第一跨导模块的栅极输入，输出电压从第一跨导模块的漏极输出， 实现带通滤波器的传输特性；假如忽略输出跨导及晶体管的寄生电容，并且设Mn 1和Mn3的跨 导为gml，设Mn2和Mn4的跨导为gm2，第一差分电容的电容值为C1/2，第二差分电容131的电 容值为C2/2，由此可以得到滤波器的传输函数
+ j Sm 1 + S ml gm 2
(1)
由上式(1)可以得到滤波器的特性参数，包括极点特征频率"、品质因数Q和中心频
率处增益K:
g m 1 g(。
^ 1 ^ 2
2
(3)
A3 2
c，
〔4)
滤波器输出的最小工作电压为:<formula>formula see original document page 10</formula>
(5)
其中Vdsat为过驱动电压，VTH为阈值电压，Vswing为输出信号摆幅。 采用SMIC (中芯国际集成电路制造有限公司)的CM0S 0. 13mm混合信号工艺仿真如图4所 示的四阶带通滤波器，图5是图4的四阶带通滤波器实现四阶巴特沃斯型滤波器的传输函数曲 线图，该曲线图的垂直纵坐标轴和水平坐标轴分别表示以分贝(dB)为单位的幅度特性和相 应的频率(Hz)。从该曲线可以得知(a)实现了带通滤波特性，中心频率为14腿z，四阶 带通滤波器在带外100腿z处衰减30dB;(b)从公式(5)中可以指导图2中实现的双二阶单 元具有直流增益9. 7dB;(c)由CMOS工艺手册得知VTH为O. 38V，设Vdsat为O. IV， Vswing为 0. IV，则由公式(5)得到最小工作电压为0.68V，说明了本发明实施例提供的双二阶单元电 路结构可以在超低压情况下工作。由图5曲线可以看出，实际电路仿真结果与MATLAB建模的 滤波特性相差小，低频电路仿真出现的上翘是由电路中非理想因素造成的。
本发明提供的超低压实现带通滤波器的双二阶单元，结构简单，容易实现，有效地降低 了带通滤波器电路结构的复杂度，实现了带通滤波器的传输特性；另外，还可以采取级联方 式组合本发明实施例的双二阶单元，形成高阶带通滤波器；进一步地，本发明实施例提供的 双二阶单元的最小输出工作电压等于两个过驱动电压和一个阈值电压相加之和，相比于现有 技术中的最小输出工作电压等于四个过驱动电压和两个阈值电压之和，减少了一半的电压余 度消耗，并且还不需要共模反馈电路，从而降低了带通滤波器的功耗和电路复杂度，实现了 超低电源电压。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之 内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种超低压实现带通滤波器的双二阶单元，其特征在于，所述双二阶单元包括第一跨导模块，用于接收输入电压信号，并将所述输入电压信号转换为电流信号；第一差分电容，与所述第一跨导模块相连，形成第一积分单元，用于确定所述双二阶单元传输函数中的复数共轭极点；第二跨导模块，用于接收输出电压信号，并将所述输出电压信号转换为电流信号；第二差分电容，与所述第一跨导模块和第二跨导模块相连，形成第二积分单元，用于确定所述双二阶单元传输函数中的复数共轭极点；电流源模块，与所述第一跨导模块相连，用于提供所述双二阶单元的支路电流。
2.如权利要求l所述的超低压实现带通滤波器的双二阶单元，其特征在于，所述第一跨导 模块包括第一晶体管和第三晶体管；所述第一晶体管的栅极接第一输入端，所述第一晶体管 的漏极接第一输出端，所述第一晶体管的源极与第二差分电容的一端相连；所述第三晶体管 的栅极接第二输入端，所述第三晶体管的漏极接第二输出端，所述第三晶体管的源极与第二 差分电容的另一端相连；所述第一晶体管和第三晶体管的衬底分别接地电压；所述第一差分 电容的一端与第一晶体管的漏极相连，所述第一差分电容的另一端与第三晶体管的漏极相连
3.如权利要求2所述的超低压实现带通滤波器的双二阶单元，其特征在于，所述第二跨导 模块包括第二晶体管和第四晶体管；所述第二晶体管的栅极与第一输出端相连，所述第二晶 体管的漏极与第一晶体管的源极相连，所述第二晶体管的源极和衬底接地电压；所述第四晶 体管的栅极与第三晶体管的漏极相连，所述第四晶体管的源极和衬底接地电压。
4.如权利要求3所述的超低压实现带通滤波器的双二阶单元，其特征在于，所述电流源模块包括第一电流源和第二电流源；所述第一电流源的正端接电源电压，所述第一电流源的负 端接第一输出端；所述第二电流源的正端接电源电压，所述第二电流源的负端接第二输出端
5.如权利要求4所述的超低压实现带通滤波器的双二阶单元，其特征在于，所述第一晶体 管、第二晶体管、第三晶体管和第四晶体管为NMOS型晶体管。
6.如权利要求l所述的超低压实现带通滤波器的双二阶单元，其特征在于，所述第一跨导 模块包括第一晶体管和第三晶体管；所述第一晶体管的栅极接第一输入端，所述第一晶体管 的漏极接第一输出端；所述第一晶体管的源极与第二差分电容的一端相连；所述第三晶体管 的栅极接第二输入端，所述第三晶体管的漏极接第二输出端，所述第三晶体管的源极与第二 差分电容的另一端相连；所述第一晶体管和第三晶体管的衬底分别接电源电压；所述第一差 分电容的一端与第一晶体管的漏极相连，所述第一差分电容的另一端与第三晶体管的漏极相 连。
7.如权利要求6所述的超低压实现带通滤波器的双二阶单元，其特征在于，所述第二跨导 模块包括第二晶体管和第四晶体管；所述第二晶体管的栅极与第一输出端相连，所述第二晶 体管的漏极与第一晶体管的源极相连，所述第二晶体管的源极和衬底接电源电压；所述第四 晶体管的栅极与第三晶体管的漏极相连，所述第四晶体管的源极和衬底接电源电压。
8.如权利要求7所述的超低压实现带通滤波器的双二阶单元，其特征在于，所述电流源模 块包括第一电流源和第二电流源；所述第一电流源的正端接第一输出端，所述第一电流源的 负端接地电压；所述第二电流源的正端接第二输出端，所述第二电流源的负端接地电压。
9.如权利要求8所述的超低压实现带通滤波器的双二阶单元，其特征在于，所述第一晶体 管、第二晶体管、第三晶体管和第四晶体管为PMOS型晶体管。
全文摘要
本发明公开了一种超低压实现带通滤波器的双二阶单元，属于滤波器技术领域。所述双二阶单元包括第一跨导模块，用于接收输入电压信号，并将输入电压信号转换为电流信号；第一差分电容，与第一跨导模块相连，形成第一积分单元，用于确定双二阶单元传输函数的复数共轭极点；第二跨导模块，用于接收输出电压信号，并将输出电压信号转换为电流信号；第二差分电容，与第一跨导模块和第二跨导模块相连，形成第二积分单元，用于确定双二阶单元传输函数的复数共轭极点；电流源模块，与第一跨导模块相连，用于提供双二阶单元的支路电流。本发明提供的双二阶单元，结构简单，容易实现，有效地降低了带通滤波器电路结构的复杂度和功耗，实现了超低电源电压。
文档编号H03H11/12GK101594121SQ200910303498
公开日2009年12月2日 申请日期2009年6月22日 优先权日2009年6月22日
发明者周玉梅, 勇 陈 申请人:中国科学院微电子研究所