专利名称：一种复位电路及其脉冲发生电路的制作方法
技术领域：
本实用新型涉及复位电路的设计技术领域，尤其涉及一种复位电路及 其脉冲发生电路。
背景技术：
数字集成电路，在上电之初需要从某些不确定状态或混乱状态回到一 个确定的初始状态，这就需要一个"上电复位"电路，其通常采用单次复位方 式。如今，集成电路内部功能模块众多、逻辑复杂，如果还是采用单次的 上电复位方式可能无法使集成电路的整个系统回到初始状态。所以，需要 提高集成电路系统的"上电复位，，可靠性，保证系统正常运行。可见，现有技术存在一定的缺陷，需要进行一步地改进复位电路的设计。实用新型内容本实用新型的目的在于提供一种脉冲发生电路，及其利用该脉冲发生 电路组成的复位电路，用于产生至少两次脉沖为集成电路的整个系统进行 复位，确保了系统上电复位的可靠性。为达到上述目的，本实用新型采用如下技术方案本实用新型提供的脉冲发生电路，其包括至少三个RC充放电电路和 至少三个顺序串联的逻辑门单元，所述RC充放电电路串接在一直流电源输 出端与地端之间，且各RC充放电电路的积分时间常数互不相同，所述逻辑 门单元的其中一输入端连接所述RC充放电电路的电容放电端，所述脉冲发生电路的输出端输出含有至少两个脉沖的信号波。所述多个RC充放电电路 的积分时间常数依次递减，其中，在电气连接上，离脉冲发生电路输出端 最近的RC充放电电路的积分时间常数最小。其中，所述脉冲发生电路包括三个RC充放电电路、 一个非门、 一个与 非门和一个与门，第一个RC充放电电路的电容放电端通过所述非门连接所 述与非门的一个输入端，第二个RC充放电电路的电容;^文电端连接所述与非 门的另 一个输入端，第三个RC充放电电路的电容放电端连接所述与门的一 个输入端，所述与非门的输出端连接所述与门的另一个输入端，所述与门 的输出端作为所述脉沖发生电路的输出端输出二次脉沖信号；其中，所述 第 一至第三个RC充》支电电路的积分时间常数依次递减。其中，所述脉冲发生电路包括三个RC充放电电路和三个与非门，第一 个RC充放电电路的电容放电端连接第一个与非门的一个输入端，所述第一 个与非门的另一个输入端连接所述直流电源的输出端，所述第一个与非门 的输出端连接第二个与非门的一个输入端，所述第二个与非门的另 一个输 入端连接第二个RC充放电电路的电容放电端，所述第二个与非门的输出端 连接第三个与非门的一个输入端，所述第三个与非门的另 一个输入端连接 第三个RC充放电电路的电容放电端，所述第三个与非门的输出端作为所述 脉冲发生电路的输出端输出二次脉沖信号；其中，所述第一至第三个RC充 放电电路的积分时间常数依次递减。本实用新型还提供了一种复位电路，其包括 一脉沖发生电路，该脉 冲发生电路包含至少三个RC充放电电路和至少三个顺序串联的逻辑门单 元，所述RC充放电电路串联在直流电源输出端与地端之间，且各RC充放 电电路的积分时间常数互不相同，所述逻辑门单元的其中 一输入端连接所 述RC充放电电路的电容放电端，所述脉冲发生电路的输出端输出含有至少 两个脉冲的复位信号波，该复位信号波被送入芯片的复位端。其中，所述复位电路还包括緩沖单元，该緩冲单元的输入端连接所述脉冲发生电路的输出端，用于对所述脉冲发生电路产生的脉冲进行緩冲 处理后送入所述芯片的复位端。其中，所述复位电路还包括限流电阻，该限流电阻串联在所述緩冲 单元的输出端与所述芯片复位端之间，所述限流电阻对所述緩冲单元输出 的脉冲进行限流处理后送入所述芯片的复位端。其中，所述复位电路还包括用于去除高频噪声的旁路电容，该电容 串联在所述复位电路的输出端与地端之间。其中，所述脉冲发生电路包括三个RC充放电电路、 一个非门、 一个与 非门和一个与门，第一个RC充放电电路的电容放电端通过所述非门连接所 述与非门的一个输入端，第二个RC充放电电路的电容放电端连接所述与非 门的另 一个输入端，第三个RC充放电电路的电容放电端连接所述与门的一 个输入端，所述与非门的输出端连接所述与门的另一个输入端，所述与门 的输出端作为所述脉沖发生电路的输出端输出二次脉冲信号；其中，所述 第一至第三个RC充》欠电电路的积分时间常数依次递减。其中，所述脉冲发生电路包括三个RC充放电电路和三个与非门，第一 个RC充放电电路的电容放电端连接第一个与非门的一个输入端，所述第一 个与非门的另 一个输入端连接所述直流电源的输出端，所述第一个与非门的输出端连接第二个与非门的一个输入端，所述第二个与非门的另 一个输 入端连接第二个RC充放电电路的电容放电端，所述第二个与非门的输出端 连接第三个与非门的一个输入端，所述第三个与非门的另 一个输入端连接 第三个RC充放电电路的电容放电端，所述第三个与非门的输出端作为所述 脉冲发生电路的输出端输出二次脉冲信号；其中，所述第一至第三个RC充 放电电路的积分时间常数依次递减。本实用新型利用多个RC充放电电路与多个逻辑门提供了一种结构简 单而且易操作的脉冲发生电路，并同时利用此脉冲发生电路为集成电路系 统提供复位用的信号波，从而解决了集成电路的硬件第二次复位问题，确7保了复位的可靠性。本实用新型使用的二次脉冲产生电路，应用不限于对 硬件芯片的"二次复位"，如可以通过本实用新型的脉冲发生电路组合产生一串特定的脉冲时序。本实用新型电路简单，调试容易，可通过RC时间常数 调整成任意低频脉冲宽度，适用于低频多次脉沖产生。
图1为本实用新型的复位电路及脉冲发生电路的结构框图；图2为本实用新型脉沖发生电路的一个实施例；图3为图2所示电路输出的波形图；图4为本实用新型复位电路的一个实施例。
具体实施方式
以下结合附图详细说明本实用新型的技术方案。如图l所示，本实用新型提供了一个脉冲发生电路200,该电路包括 至少三个RC充放电电路210和至少三个逻辑门单元220, RC充放电电路 210串联在一直流电源VDD输出端与地端之间，多个RC充放电电路210 的电容放电端依次通过逻辑门单元220串联后输出含有至少两个脉沖的信 号波，也就是多个逻辑门单元220依次顺序串联，而每个逻辑门单元220 的其中 一个输入端连接RC充放电电路210的电容放电端。这里的多个RC 充放电电路210的积分时间常数是互不相同，比如，图1中的多个RC充放 电电路210的积分时间常数可以采用依次递减的方式，其中，在电气连接 上离脉冲发生电路200输出端最近的RC充放电电路210的积分时间常数最 小。上述脉冲电路中由于采用不同的RC充放电电路的积分时间常数以及 逻辑门单元的类型，可以随意变换输出的脉沖个数及其变化周期，用于适 用不同的场合。比如图1所示的脉沖发生电路200可以应用对硬件芯片的8上电复位，那么，复位电路可以包括上述脉冲发生电路200,其输出的含有 至少两个脉冲的复位信号波被送入需要进行复位的芯片的复位端，其中各在进行上电复位时，优选脉沖发生电3各200输出端输出含有两个脉沖 的信号波，这时，脉沖发生电路200最少可以采用三个RC充放电电路和三 个逻辑门单元组成。以下将举例说明实施例1:如图2所示的脉沖发生电路200,其中含有三个RC充放电 电路(211、 212、 213)、 一个非门221、 一个与非门222和一个与门213, 第一个RC充放电电路211的电容放电端连接非门221的输入端A,非门 221的输出端连接与非门222的一个输入端B，第二个RC充放电电路212 的电容放电端连接与非门222的另一个输入端C,第三个RC充放电电路 213的电容放电端连接与门223的一个输入端D,与非门222的输出端连接 与门223的另一个输入端E,与门223的输出端作为所述脉冲发生电路200 的输出端，用于输出获得二次脉沖信号，即含有两个脉冲的复位信号波； 其中，所述第一至第三个RC充放电电路211、 212、 213的积分时间常数依 次递减，此时第三个RC充放电电路213的积分时间常凄t最小。上述图2所示的脉冲发生电路的工作原理如下如图2,本实用新型的脉冲发生电路由三个RC积分电路(211、 212、 213)组成，这三个RC积分的时间常数需要满足以下条件R3xC3>R2xC2>RlxCl;为方便描述，如图3所示，把第三个RC充放电电路213积分充电到有 效逻辑高电平的时间记作Tl,把第二个RC充放电电路212积分充电到有 效逻辑高电平的时间记作T2 ，把第 一个RC充放电电路211积分充电到有 效逻辑高电平的时间记作T3;设脉冲发生电路200的输出端为Z,则此电 路的逻辑表达式如下<formula>formula see original document page 10</formula>
具体工作过程如下1、 当直流电源VDD刚上电时，电阻R1、 R2、 R3分别对C1、 C2、 C3 充电，由于各电容初始电压为零，此时与门223的输入端、与非门222的 输入端、非门221的输入端全部是低电平，根据上述逻辑方程式可得出输 出端Z (即与门223的输出端)为低电平"0";2、 当VDD上电时间到达上述T1时，第三个RC充》丈电电i 各213的电 容ii电端D为逻辑高电平"1",由于上述T2、 T3都比T1长，此时与非门 222和非门221的输出电平都不变，将各端点的逻辑电平代入上述逻辑方程 式可得输出端Z为高电平"1";3、 当VDD上电时间到达上述T2时间时，第二个RC充放电电路212 的电容放电端C为逻辑高电平"1",由于上述T3都比T2长，则此时非门 221的输出电平不变，将各端点的逻辑电平代入上述逻辑方程式可得输出端 Z为^f氐电平"0";4、 当VDD上电时间到达上述T3时间时，第一个RC充放电电路211 的电容放电端A为逻辑高电平"1"，将各端点的逻辑电平代入上述逻辑方 程式可得输出端Z为高电平"1";此时R1/C1、 R2/C2、 R3/C3积分充电电 压都达到了逻辑高电平，输出处于稳态"1"。经过上述四个过程后，输出 图3所示的具有两个脉冲的复位信号，可以用于对硬件芯片进行复位，实 现了芯片的二次复位，提高了复位的可靠性。实施例2:如图4所示的脉冲发生电路200,其中包含三个RC充放电 电路(211、 212、 213)和三个与非门(224、 225、 226),第一个RC充放 电电路211的电容放电端连接第一个与非门224的一个输入端A，第一个与非门224的另一个输入端连接直流电源VDD的输出端，第一个与非门 224的输出端连接第二个与非门225的一个输入端B,第二个与非门225的 另一个输入端C连接第二个RC充放电电^各212的电容》文电端，第二个与 非门225的输出端连接第三个与非门226的一个输入端E,第三个与非门 226的另一个输入端D连接第三个RC充放电电路213的电容放电端，第三 个与非门226的输出端作为所述脉冲发生电路的输出端，用于输出二次脉 冲信号；其中，第一至第三个RC充放电电路(211、 212、 213)的积分时 间常数依次递减，此时第三个RC充放电电路213的积分时间常数最小。实施2的原理和实施1的原理基本相同，只不过逻辑公式不同而已， 实施2电路的逻辑表达式为根据上述逻辑表达，实施例2的电路同样可以产生二次脉冲复位电路。 如图l所示，脉冲发生电路200应用于复位时，根据具体情况的不同， 其构成的复位电路中还可以增加相应的緩冲单元300、限流电阻400、旁路 电容500。在复位电路中，脉冲发生电路200的输出端连接一緩冲单元400， 用于对所述脉冲发生电路200产生的脉冲进行緩冲处理后送入芯片的复位 端。緩冲单元300的输出端与芯片的复位端之间还串联有一限流电阻400, 用于对緩冲单元300输出的脉冲进行限流处理后送入芯片的复位端。所述 复位电路的输出端与地端之间还可以串联一旁路电容500,用于去除高频噪 声。如图4所示，在构建具体电路时，緩冲单元300可以采用与非门310; 限流电阻400可以依据复位电流的大小选择电阻R4。应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以 改进或变换，例如可以采用其它的门电路组合，或可以采用分立元件组合，使用本实用新型原理再组合产生多于二次的脉冲，但所有这些改进和 变换都应属于本实用新型所附权利要求的保护范围。
权利要求1、一种脉冲发生电路，其特征在于，所述脉冲发生电路包括至少三个RC充放电电路和至少三个顺序串联的逻辑门单元，所述RC充放电电路串接在一直流电源输出端与地端之间，且各RC充放电电路的积分时间常数互不相同，所述逻辑门单元的其中一输入端连接所述RC充放电电路的电容放电端，所述脉冲发生电路的输出端输出含有至少两个脉冲的信号波。
2、 根据权利要求1所述的脉沖发生电路，其特征在于，所述多个 RC充放电电路的积分时间常数依次递减，其中，在电气连接上，离脉冲发 生电路输出端最近的RC充放电电路的积分时间常数最小。
3、 根据权利要求1所述的脉沖发生电路，其特征在于，所述脉沖发 生电路包括三个RC充放电电路、 一个非门、 一个与非门和一个与门，第一 个RC充放电电路的电容放电端通过所述非门连接所述与非门的一个输入 端，第二个RC充放电电路的电容放电端连接所述与非门的另 一个输入端， 第三个RC充放电电路的电容放电端连接所述与门的一个输入端，所述与非 门的输出端连接所述与门的另 一个输入端，所述与门的输出端作为所述脉 沖发生电路的输出端输出二次脉冲信号；其中，所述第一至第三个RC充放 电电路的积分时间常数依次递减。
4、 根据权利要求1所述的脉沖发生电路，其特征在于，所述脉沖发 生电路包括三个RC充放电电路和三个与非门，第一个RC充放电电路的电 容放电端连接第一个与非门的一个输入端，所述第一个与非门的另 一个输 入端连接所述直流电源的输出端，所述第 一个与非门的输出端连接第二个 与非门的一个输入端，所述第二个与非门的另 一个输入端连接第二个RC充 放电电路的电容放电端，所述第二个与非门的输出端连接第三个与非门的一个输入端，所述第三个与非门的另 一个输入端连接第三个RC充放电电路 的电容放电端，所述第三个与非门的输出端作为所述脉冲发生电路的输出 端输出二次脉冲信号；其中，所述第一至第三个RC充放电电路的积分时间 常数依次递减。
5、 一种复位电路，其特征在于，所述复位电路包括 一脉冲发生电 路，该脉冲发生电路包含至少三个RC充放电电路和至少三个顺序串联的逻 辑门单元，所述RC充放电电路串联在直流电源输出端与地端之间，且各 RC充放电电路的积分时间常数互不相同，所述逻辑门单元的其中 一输入端 连接所述RC充放电电路的电容放电端，所述脉冲发生电路的输出端输出含 有至少两个脉冲的复位信号波，该复位信号波被送入芯片的复位端。
6、 根据权利要求5所述的复位电路，其特征在于，所述复位电路还 包括緩冲单元，该緩沖单元的输入端连接所述脉冲发生电路的输出端， 用于对所述脉冲发生电路产生的脉冲进行緩沖处理后送入所述芯片的复位端。
7、 根据权利要求6所述的复位电路，其特征在于，所述复位电路还 包括限流电阻，该限流电阻串联在所述緩沖单元的输出端与所述芯片复 位端之间，所述限流电阻对所述緩沖单元输出的脉冲进行限流处理后送入 所述芯片的复位端。
8、 根据权利要求5所述的复位电路，其特征在于，所述复位电路还 包括用于去除高频噪声的旁路电容，该电容串联在所述复位电路的输出 端与地端之间。
9、 根据权利要求5所述的复位电路，其特征在于，所述脉冲发生电 路包括三个RC充放电电路、 一个非门、 一个与非门和一个与门，第一个RC充放电电路的电容放电端通过所述非门连接所述与非门的一个输入端， 第二个RC充放电电路的电容放电端连接所述与非门的另 一个输入端，第三 个RC充放电电路的电容放电端连接所述与门的一个输入端，所述与非门的 输出端连接所述与门的另 一个输入端，所述与门的输出端作为所述脉冲发 生电路的输出端输出二次脉沖信号；其中，所述第一至第三个RC充放电电 路的积分时间常凄t依次递减。
10、 根据权利要求5所述的复位电路，其特征在于，所述脉冲发生电 路包括三个RC充放电电路和三个与非门，第一个RC充放电电路的电容放 电端连接第一个与非门的一个输入端，所述第一个与非门的另 一个输入端 连接所述直流电源的输出端，所述第一个与非门的输出端连接第二个与非 门的一个输入端，所述第二个与非门的另 一个输入端连接第二个RC充放电 电路的电容放电端，所述第二个与非门的输出端连接第三个与非门的一个 输入端，所述第三个与非门的另 一个输入端连接第三个RC充放电电路的电 容放电端，所述第三个与非门的输出端作为所述脉冲发生电路的输出端输 出二次脉冲信号；其中，所述第一至第三个RC充放电电路的积分时间常数 依次递减。
专利摘要本实用新型提供了一种复位电路及其脉冲发生电路，其通过多个RC充放电电路和多个逻辑门单元组成的脉冲发生电路产生含有至少两个脉冲的信号波，所述RC充放电电路串接在一直流电源输出端与地端之间，所述逻辑门单元的其中一输入端连接所述RC充放电电路的电容放电端。本实用新型利用多个RC充放电电路与多个逻辑门提供了一种结构简单而且易操作的脉冲发生电路，并同时利用此脉冲发生电路为集成电路系统提供复位用的信号波，从而解决了集成电路的硬件第二次复位问题，确保了复位的可靠性。
文档编号H03K19/003GK201393210SQ200920130380
公开日2010年1月27日 申请日期2009年4月2日 优先权日2009年4月2日
发明者刘潮海 申请人:深圳市同洲电子股份有限公司