专利名称：带预充电的树形解码器结构的制作方法
技术领域：
本实用新型涉及一种集成电路，特别是一种解码器。
背景技术：
现有技术的解码器结构是基于基本的与非门，如图1所示，利用不同频率时序相 得到需要频率的波形，此结构的优点是逻辑清晰，便于理解，缺点是，若输出时序需要多个 频率的时序相，则需要多个与非门；若需要多个输出时序，则需要更多的与非门，每个输出 时序的解码过程是独立的，相互之间不存在可以公用的电路。从采用原器件和占用面积的 角度上说，这增多了原器件个数，增大芯片面积，相应的增加了生产成本。另外一种常用解 码电路结构是树形解码电路，如图2所示，树形解码结构的优点是简单，对于输出相同信号 的电路元器件个数相对少，缺点是结构驱动能力弱。常见的移位寄存解码器依靠时钟信号 驱动，在有效时钟信号内依次输出控制信号，如图3所示，时钟信号驱动的移位寄存器结构 的优点是逻辑清晰，便于理解，缺点是不能输出非连续信号，不能输出选择性的信号。
发明内容本实用新型的目的是提供一种带预充电的树形解码器结构，要解决的技术问题是 解码器提供有驱动能力的输出信号，实现非逐行输出的隔行输出。 本实用新型采用以下技术方案一种带预充电的树形解码器结构，所述带预充电 的树形解码器结构具有顺序连接的预充电pmos管、解码器电路、下拉nmos管、整形输出信 号部分，所述解码器电路的控制端接逻辑部分；所述解码器电路为树形解码器，整形输出信 号部分为反相器，逻辑部分产生n比特控制码。 本实用新型的预充电pmos管源端输入电源，漏端输出连接解码器输入端，下拉 nmos管的漏端与树形解码器输出端相连，下拉nmos的源端接地，反相器输入端连接树形解 码器输出，反相器输出端输出整形后信号。 本实用新型的逻辑部分输出的控制码是n-bit顺序、非单调、非完整、非循环码。 本实用新型与现有技术相比，解码电路中有共享的电路，输出信号有很强的驱动 能力，并可以根据输出的需要自由调节输出信号的有效宽度，输出一个或者多个循环、非循 环信号，对于需要多个解码输出的电路有效的减小了芯片面积，并可以在中、高速频率下稳 定工作。
图1是现有技术的与非门解码电路图。 图2是现有技术的树形解码电路图。 图3是现有技术的移位寄存解码电路图。 图4是本实用新型实施例的电路框图。 图5是本实用新型实施例( 一 )的电路图。[0013] 图6(a)是本实用新型实施例( 一 )的输入信号预充电的波形图。 图6(b)是本实用新型实施例( 一 )的输入信号bitO的波形图。图6(c)是本实用新型实施例(一)的输入信号bitl的波形图。 图6(d)是本实用新型实施例( 一 )的输出信号outO的波形图。 图7(a)是现有技术的树形解码电路输入信号bitO的波形图。 图7(b)是现有技术的树形解码电路输入信号bitl的波形图。 图7(c)是现有技术的树形解码电路输出信号outO的波形图。 图8是本实用新型实施例(二 )的电路图。 图9是现有技术的移位寄存解码电路输出至dram array实例图。 图10是本实用新型实施例(二 )输出信号状态转换图。 图11是现有技术的移位寄存解码电路输出信号状态转换图。
具体实施方式
以下结合附图和实施例对本实用新型作进一步详细说明。如图4所示，本实用新 型的带预充电的树形解码器结构，具有顺序连接的预充电pmos管(P沟道MOS晶体管)、树 形解码器、下拉nmos管和整形输出信号部分。第一部分为预充电pmos管结构，电源vdd通 过pmos管的源端输入、漏端输出；第二部分为树形解码器结构，pmos管的漏端输出接树形 解码器的输入；逻辑部分logic与树形解码器的控制端相连，逻辑部分是模拟或者是数字 电路，产生nbit控制码，输出n-bit顺序、非单调、非完整、非循环码，控制树形解码器；树形 解码器的输出端接下拉nmos的源端，下拉nmos的漏端接地，同时树形解码器的输出端接反 相器的输入，反相器的输出端输出整形后的信号。 本实用新型采用预充电pmos管、树形解码器和下拉nmos管结构结合，当预充电控 制信号为高电平时，预充电pmos管截止，下拉管nmos导通，确保每路输出在非选通状态下 (高电平)的低阻抗状态；当预充电控制信号为低电平时，pmos管导通，由逻辑电路控制的 树形解码器某一路选通，由反相器和下拉nmos管组成的单稳态回路保持低阻抗高电平输 出。 实施例l，如图5所示，电源信号vdd，解码输入信号2个，分别为bitO和bitl，由 logic部分产生，预充电pmos管的控制信号为bitPE。预充电pmos管连接树形解码器，树 形解码器的输出连接下拉nmos管一端，下拉nmos管另一端接地，下拉nmos管的控制信号 为bitPE，同时树形解码器的输出连接反相器，最终输出信号由反相器整形后输出。预充电 pmos管和下拉nmos管结合构成预充电结构，用来增强树形解码器输出信号的驱动能力。反 相器输出端为电路最终输出信号out0， outl， out2， out3。 本实施例具有树形解码结构和PE解码结构的优点，根据本实用新型的结构，产生 2n个输出信号，需要n个输入信号和l个控制信号。下面以产生(22 = 4)4个输出信号，需 要一个预充电信号，2个解码输入信号为例，具体说明电路的技术效果。如图6 (a)、图6 (b) 和图6(c)所示，输入信号为PE、bit0和bitl，输入信号bit0、bitl和PE的关系如下bit0 是PE的倍频信号，即Tbit0 = 2*TPE，bitl是bit0的倍频信号，即Tbit0 = 1/2Tbitl。 PE 信号通过倍频电路产生bitO信号，bitO信号通过倍频电路产生bitl信号，bitO信号频率 是bitl信号的2倍，周期是bitl信号的1/2。输出波形如图6(d)所示，输出信号为outO，输出信号周期等于输入信号bit0，即Tout0 = Tbit0，图6(d)中输出开始部分为高电平输 出l，为输出信号无效电平，具有驱动能力。 对于现有技术的树形解码器结构，下面以产生(22 = 4)4个输出信号，需要2个解 码输入信号为例，具体说明电路的效果。如图7(a)和图7(b)所示，bitO和bitl为解码 输入信号。解码输入信号bit0和bitl关系如下bitl是bit0的倍频信号，即Tbit0 = 1/2Tbitl。输出out0波形如图7(c)所示，输出信号周期相等，等于输入信号bitO， Tout0 =Toutl = Tout2 = Tout3 = Tbit0，输出信号彼此相位差为180度。图7 (c)中输出开始 部分为低电平输出2，为输出信号无效电平，不具有驱动能力。 实施例2，如图8和图9所示，解码器接动态随机存储器阵列dram array,解码输入 信号2个由logic部分产生，为待解码信号或者是数字系统的输出信号，输出分别为out0、 out2和out3，预充电pmos管的控制信号为PE，为控制信号或者是数字系统的输出信号，预 充电pmos管连接树形解码器结构，树形解码器的输出连接下拉nmos管一端，下拉nmos管 另一端链接地，其控制信号为PE，同时树形解码器的输出连接整形反相器，最终输出信号由 反相器输出。预充电pmos管和下拉nmos管结合构成预充电结构，用来增强树形解码器输出 信号的驱动能力。反相器输出端为电路最终输出信号，为二进制01、10、11，为动态随机存储 器阵列dram array系统需要信号。状态机电路如图10所示，用Q0和Ql组合表示输出bit 码，PE为控制信号，解码器上电后，输出bit码为01，当PE控制信号为0时，输出bit码变 为IO，否则，当PE控制信号为1时，输出bit码保持为01，在输出bit码为IO时，当PE控 制信号为0时，输出bit码变为ll，否则，当PE控制信号为1时，输出bit码保持为10，在 输出bit码为11时，当PE控制信号为0时，输出bit码变为01，否则，当PE控制信号为1 时，输出bit码保持为ll，输出按照图10所示依次改变。bit码00为干扰码，在输出中不 会出现。 如图3所示，对于现有技术的移位串行解码结构，下面以产生(22 = 4)4个输出信 号，需要2个解码输入信号为例，具体说明电路结构。系统需要有效二进制输出信号为01、 10，普通移位串行解码结构可提供的有效二进制输出信号为01、10、11、00，其中二进制输出 信号00为干扰信号。状态机电路如图9所示，Q0为输出的2bit码，clk为控制信号。解码 器工作后输出bit码为ll，当clk为O时，输出变为Ol，当clk为1时，输出保持为11，同 理，在输出为01时，当clk为0时，输出变为10，当clk为1时，输出保持为Ol，在输出为10 时，当clk为O时，输出变为ll，当clk为1时，输出保持为IO，在输出为11时，当clk为0 时，输出变为OO，当clk为l时，输出保持为ll。其中输出信号OO为干扰信号，现有技术的 移位串行解码结构不可避免的将干扰码00输出至dram array,造成干扰。 本实用新型所具有的优点和效果结构简单，面积小。相对传统的解码结构，输入 n个信号，输出2n个信号，至少需要2n* (2n+l)个mos管实现。对于本实用新型的结构同样
输出2n个信号，输入(n+1)个信号，需要个"f 2"+3x2"管实现。本结构的面积是传统
" nmos
解码器结构的5/2n，当n > 3时，本结构的面积小于传统解码器结构，并且n越大，本结构相 对传统结构所占的面积就越小。信号输出接施密特反相器，使系统抗干扰能力强。
权利要求一种带预充电的树形解码器结构，其特征在于所述带预充电的树形解码器结构具有顺序连接的预充电pmos管、解码器电路、下拉nmos管、整形输出信号部分，所述解码器电路的控制端接逻辑部分；所述解码器电路为树形解码器，整形输出信号部分为反相器，逻辑部分产生n比特控制码。
2. 根据权利要求1所述的带预充电的树形解码器结构，其特征在于所述预充电pmos 管源端输入电源，漏端输出连接解码器输入端，下拉nmos管的漏端与树形解码器输出端相 连，下拉nmos的源端接地，反相器输入端连接树形解码器输出，反相器输出端输出整形后 信号。
专利摘要本实用新型公开了一种带预充电的树形解码器结构，要解决的技术问题是解码器提供有驱动能力的输出信号，实现非逐行输出的隔行输出。本实用新型的带预充电的树形解码器结构具有顺序连接的预充电pmos管、解码器电路、下拉nmos管、整形输出信号部分，所述解码器电路的控制端接逻辑部分；所述解码器电路为树形解码器，整形输出信号部分为反相器，逻辑部分产生n比特控制码。本实用新型与现有技术相比，解码电路中有共享的电路，输出信号有很强的驱动能力，并可以根据输出的需要自由调节输出信号的有效宽度，输出一个或者多个循环、非循环信号，对于需要多个解码输出的电路有效的减小了芯片面积，并可以在中、高速频率下稳定工作。
文档编号H03M7/30GK201440653SQ20092013157
公开日2010年4月21日 申请日期2009年5月8日 优先权日2009年5月8日
发明者李冰, 辛颖 申请人:深圳市汇春科技有限公司