专利名称：一种多通道异步输出波形的方法及系统的制作方法
技术领域：
本发明涉及波形输出技术，更具体地说，涉及一种多通道异步输出波形的方法及系统。
背景技术：
目前的波形输出设备主要通过在每个输出通道设置存储单元，低速输出存储单元内所储存数据对应的模拟量以形成波形，同时存储单元通过发送中断信号向上位机请求波形数据。目前普遍采用以下两种方法来实现波形的输出。一种是，多个D/A(Digital to Analog，数模转换)输出通道即模拟通道共享一个存储单元输出，同步输出且每通道输出波形相同。一种是，每个输出通道都有各自的存储单元，异步输出不同的波形。在这两种方法中，由于都需要产生中断与上位机通信，而由于两个中断产生的间隔不能超出操作系统响应中断的极限频率，所以为了能够保证功能的实现，每个设备的输出通道数也很有限，且频率较低，每个输出通道的存储单元也一般需要外扩较大存储容量的SRAM等存储芯片。同时该方法需要中断参与响应，将占用较多系统资源。
发明内容
本发明要解决的技术问题在于，针对现有波形输出方法的上述受存储空间及成本限制以及需要中断响应参与占用较多资源的缺陷，提供一种多通道异步输出波形的方法及系统。本发明解决其技术问题所采用的技术方案是构造一种多通道异步输出波形的方法及系统，为每个通道分配各自独立的存储单元，利用相对较小的存储空间在输出数据的同时将数据写入存储单元，使数据循环输出以实现多通道异步输出波形的目的。本发明提供了一种多通道异步输出波形的方法，所述方法包括在每个需要输出的模拟通道内执行以下操作Si、为每个模拟通道分配各自对应且独立的存储单元；S2、上位机将需要输出的波形数据写入该模拟通道的存储单元内；S3、将存储单元内的波形数据顺序输出到对应的数模转换器，并将已输出的波形数据写回到存储单元的空闲部分；S4、利用数模转换器将波形数据转换为电压或电流模拟量输出。在本发明所述的多通道异步输出波形的方法中，所述上位机输出的波形数据为至少一组数据，且所述一组波形数据的个数为小于等于其存储单元最大存储地址的个数。本发明还提供了一种多通道异步输出波形的系统，包括用于输出至少一组波形数据的上位机；至少一个用于存储波形数据的存储单元；还包括至少一个模拟输出通道， 每个模拟输出通道内设有数模转换器，所述单个模拟输出通道与数模转换器对应单个存储单元，所述上位机将需要输出的波形数据写入每个模拟通道的存储单元内；所述存储单元将波形数据顺序输出到对应的数模转换器，并将已输出的波形数据写回到存储单元的空闲部分；所述数模转换器将存储单元输出的波形数据转换为电压或电流模拟量输出。在本发明所述的多通道异步输出波形的系统中，所述存储单元采用可编程逻辑器件。实施本发明的多通道异步输出波形的方法及系统，具有以下有益效果本发明在输出波形时不需要产生中断与上位机通信，减少了 CPU占用率，提高了输出频率，且存储单元也各自独立，输出波形可任意设置保证了多通道高速异步波形的输出；同时本发明不需要外扩大容量芯片，在可编程逻辑器件内部采用较小的空间就可以实现多通道异步波形的输出。
下面将结合附图及实施例对本发明作进一步说明，附图中图1是本发明优选实施例中多通道异步输出波形的系统的示意图；图2是本发明优选实施例中输出的各通道波形的示意图。
具体实施例方式为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。本发明提供了一种采用闭环输出的多通道异步输出波形的方法，包括在每个需要输出的模拟通道内执行以下操作首先在步骤Sl中，为每个模拟通道分配各自对应且独立的存储单元。随后在步骤S2中，上位机将需要输出的波形数据写入该模拟通道的存储单元内。随后在步骤S3中，将存储单元内的波形数据顺序输出到对应的数模转换器，并将已输出的波形数据写回到存储单元的空闲部分。最后在步骤S4中，将波形数据转换为电压或电流模拟量输出。该模拟通道的D/A 转换器按照设定的频率循环输出上述波形数据对应的模拟量。上位机输出的波形数据为至少一组，且单组波形数据个数为小于等于存储单元最大存储地址的个数。下面对本发明的原理进行具体说明。作为优选的实施例，本发明采用的可编程逻辑器件为FPGA器件，本发明考虑到FPGA器件的高度灵活性及内部包含的存储空间，在用逻辑控制FPGA芯片内部存储空间实现此方法，也就是循环输出数据的方法。在FPGA芯片内部，给每个D/A输出通道划分各自独立的存储空间，在输出数据之前，通过上位机将数据填写到有输出需求的存储空间内，填写的数据个数可任意，但不能超过所分配的空间大小。在输出数据的同时，将输出的数据写入存储空间现有的数据后面，使数据能够循环读取输出连续的波形。其具体的实现过程如下所述。请参阅图1，为本发明优选实施例中多通道异步输出波形的系统的示意图。如图 1所示，本发明提供的多通道异步输出波形的系统，包括用于输出至少一组波形数据的上位机110、至少一个用于存储波形数据的存储单元、以及至少一个模拟通道(即D/A输出通道 120_1至120_N)。且每个D/A输出通道内设有D/A转换器122_1至122_N。本发明为每个 D/A输出通道分配有存储单元121_1至121_N，分别与D/A转换器122_1至122_N—一对应，用于存储需要输出的波形数据。首先，上位机110将需要输出的波形数据写入每个模拟通道的存储单元内，随后D/A转换器122_1至122_N则按照设定的频率循环输出与之相连的存储单元121_1至121_N内存储的波形数据对应的模拟量。在该系统中，每个存储单元 121_1至121_N将波形数据顺序输出到对应的D/A转换器122_1至122_N，并将已输出的波形数据部分写回存储单元121_1至121_N的空闲部分；而D/A转换器122_1至122_N将存储单元输出的波形数据转换为电压或电流模拟量输出。例如，当设备启动后，上位机110将每个D/A输出通道需要输出的数据填写到各自的存储单元中。这里可以按照用户需求，写入任意数目待转换的数据，这里假设为256字个数据(但不能超过分配的存储单元大小，假设每个存储单元大小为IK字)。若需要输出模拟量时，将存储单元121_1至121_N的数据按照用户设定的频率(假设为IOMHz速率)输出到对应D/A转换器122_1至122_N的数据端。经D/A转换器122_1至122_N转换后输出对应的模拟信号。在将数据从存储单元121_1至121_N输出到D/A转换器122_1至122_N 时，将输出的数据写回到存储单元121_1至121_N的空闲部分，存储单元121_1至121_N内部的写指针会根据写操作将数据依次写在已有数据的后面。如此循环，不再需要下位机120 与上位机110通信，就可以异步输出连续波形。请参阅图2，为本发明优选实施例中输出的各通道波形的示意图，即D/A输出通道 120_1、D/A输出通道120_2、D/A输出通道120_N_1及D/A输出通道120_N。如图所示，由于每个通道存储的数据可以不相同，因此每个通道输出的波形和频率可以不同，且输出频率不会受到操作系统限制，实现了多通道高速异步波形的输出。综上所述，本发明采用闭环输出的方式(即输出数据的同时将数据写入存储单元，使数据循环输出的方式)，每个通道只要用较小的存储空间，不需要中断参与传输数据， 就可以实现每个D/A输出通道高速、异步输出连续波形的功能。本发明能够应用在工业控制中的过程控制、信号发生及其它相应的工业自动化及开发与教学环境中，以及任何需要使用模拟量信号输出的场合。本发明是根据特定实施例进行描述的，但本领域的技术人员应明白在不脱离本发明范围时，可进行各种变化和等同替换。此外，为适应本发明技术的特定场合或材料，可对本发明进行诸多修改而不脱离其保护范围。因此，本发明并不限于在此公开的特定实施例， 而包括所有落入到权利要求保护范围的实施例。
权利要求
1.一种多通道异步输出波形的方法，其特征在于，所述方法包括在每个需要输出的模拟通道内执行以下操作51、为每个模拟通道分配各自对应且独立的存储单元；52、上位机将需要输出的波形数据写入该模拟通道的存储单元内；53、将存储单元内的波形数据顺序输出到对应的数模转换器，并将已输出的波形数据写回到存储单元的空闲部分；54、利用数模转换器将波形数据转换为电压或电流模拟量输出。
2.根据权利要求1所述的多通道异步输出波形的方法，其特征在于，所述上位机输出的波形数据为至少一组数据，且所述一组波形数据的个数为小于等于其存储单元最大存储地址的个数。
3.—种多通道异步输出波形的系统，包括用于输出至少一组波形数据的上位机；至少一个用于存储波形数据的存储单元；还包括至少一个模拟输出通道，每个模拟输出通道内设有数模转换器，其特征在于，所述单个模拟输出通道与数模转换器对应单个存储单元， 所述上位机将需要输出的波形数据写入每个模拟通道的存储单元内；所述存储单元将波形数据顺序输出到对应的数模转换器，并将已输出的波形数据写回到存储单元的空闲部分； 所述数模转换器将存储单元输出的波形数据转换为电压或电流模拟量输出。
4.根据权利要求3所述的多通道异步输出波形的系统，其特征在于，所述存储单元采用可编程逻辑器件。
全文摘要
本发明涉及一种多通道异步输出波形的方法和系统，所述方法包括在每个需要输出的模拟通道内执行以下操作S1、为每个模拟通道分配各自对应且独立的存储单元；S2、上位机将需要输出的波形数据写入该模拟通道的存储单元内；S3、将存储单元内的波形数据顺序输出到对应的数模转换器，并将已输出的波形数据写回到存储单元的空闲部分；S4、利用数模转换器将波形数据转换为电压或电流模拟量输出。本发明在输出波形时不需要产生中断与上位机通信，减少了CPU占用率，提高了输出频率，且存储单元也各自独立，输出波形可任意设置；同时本发明不需要采用多片存储芯片，在单片可编程逻辑器件内部即可完成，节约了成本且节省了PCB板空间，使该系统更加小型化。
文档编号H03M1/66GK102201813SQ20101013500
公开日2011年9月28日 申请日期2010年3月24日 优先权日2010年3月24日
发明者陈志列, 齐寒波 申请人:研祥智能科技股份有限公司