专利名称：一种毛刺消除可编程计数器的制作方法
技术领域：
本发明涉及一种毛刺消除可编程计数器，主要应用于射频锁相环中的可编程分频 器电路。
背景技术：
在射频锁相环电路中，可编程分频器电路是其中的主要模块，为整个环路提供可 变的分频比，实现锁相环在不同频率点上的精确锁定。可编程计数器是实现可编程分频器 的主要方式。通过输入不同的分频比控制字，可编程分频器输出不同的分频比。在实际的电路设计中，可编程分频电路中的可编程计数器由数字逻辑实现，可分 成计数器主体电路和可编程逻辑电路两部分。计数器主体电路实际上是一个分频电路，通 常由多个D触发器级联构成，将分频输出端输入可编程逻辑电路，便可实现可变的计数位 数，从而实现不同的分频比。然而，对于多个D触发器级联构成的可编程计数器，由于每个D 触发器具有自身的延时，使得后级的分频输出端较前级有一定的滞后。各分频输出端输入 后续的可编程逻辑电路时，由于可编程逻辑电路是由逻辑门构成，而逻辑门在多个输入信 号中间存在不同时刻的翻转式，会产生竞争-冒险现象，使得输出端得到错误的逻辑，在可 编程逻辑电路内部，以毛刺的形式出现。此种毛刺会使得可编程计数器产生误计数，产生错 误的分频比，可编程分频电路发生误分频，锁相环锁定在错误的频点上。为了消除上诉由于组合逻辑电路的竞争_冒险产生的输出毛刺，一般的做法是引 入D触发器对可编程逻辑电路的输出进行同步，然而此种方法同样存在误计数的危险，如 果毛刺出现在D触发器的时钟上升沿到来时，同样会将毛刺传输至输出端，使计数输出错 误。因此，消除毛刺的最彻底方法是通过合理的设计可编程逻辑电路，避免组合逻辑电路内 部的竞争_冒险现象，彻底的消除毛刺，才可将可编程计数器的误计数危机消除。
发明内容
发明目的针对上述现有技术的问题和不足，本发明的目的是提供一种毛刺消除 的可编程计数器，在可编程计数器的可编程逻辑电路内部彻底消除毛刺。通过消除可编程 逻辑电路内部逻辑门的竞争-冒险现象，彻底的将毛刺消除，避免可编程计数器误计数的产生。技术方案为达到上述目的，本发明的技术方案为一种毛刺消除可编程计数器， 包括异步计数器主体电路、可编程逻辑电路、复位脉冲产生电路、计数器输出产生电路四部 分；其中异步计数器主体电路上设有N位分频输出端(Q(>"QN-1)、可编程输入端P以及D 触发器；可编程逻辑电路分成可编程部分和非可编程部分，可编程部分采用与非逻辑，非可 编程部分采用或非逻辑；复位脉冲产生电路上设有两个输入端R0、SO以及三个输出端；计 数器输出产生电路上设有两个输入端Rl、Sl以及一个输出端；异步计数器主体电路的N位分频输出端(Q(>"QN-1)分别连接可编程逻辑电路的 非可编程部分，异步计数器主体电路的可编程输入端P分别连接可编程逻辑电路的可编程
3部分，可编程部分和非可编程部分的输出端分别连接复位脉冲产生电路的两个输入端R0、 S0，复位脉冲产生电路的一个输出端与异步计数器主体电路中所有D触发器的复位端连 接，同时复位脉冲产生电路的另外两个输出端分别连接计数器输出产生电路的两个输入端 RUSl0所述异步计数器主体电路由N位D触发器级联产生，每个D触发器的输入D端和 输出Q端连接，构成二分频器，N个D触发器的N位分频输出端(Q(>"QN-1)与N位的可编 程输入端(Ρ0···ΡΝ-1)分别输入可编程逻辑电路(2)，异步计数器主体电路中的参考时钟由 第一个级联D触发器的D端输入。所述可编程逻辑电路中N个D触发器的N位分频输出端(Q(>"QN-1)与N位的可 编程输入端(Ρ0···ΡΝ-1)分别输入可编程逻辑电路的可编程部分，可编程部分由N个异或门 (XO-XN-I)和N-I个与门(Α0···ΑΝ-2)构成，N个D触发器的N位分频输出端(QO…QN-1) 与N位的可编程输入端(Ρ0···ΡΝ-1)分别输入N个异或门(Χ0···ΧΝ-1)，ΧΝ-1和ΧΝ-2的输出 端连接ΑΝ-2，ΑΝ-2和ΧΝ-3的输出端连接ΑΝ_3，ΑΝ-3和ΧΝ-4的输出端连接ΑΝ-4…以此类 推，Al的和XO的输出端连接AO，AO的输出连接复位脉冲产生电路的SO输入端，N个D触 发器的N位分频输出端(Q0…QN-1)分别输入可编程逻辑电路的非可编程部分，非可编程部 分由N-I个或门(Β0…ΒΝ-2)和一个反相器Ν4构成，QN-I和QN-2连接ΒΝ-2，QN-3和ΒΝ-2 的输出端连接BN-3，QN-4和ΒΝ-3的输出端连接ΒΝ-4…以此类推，QO和Bl的输出端连接 BO, BO的输出端连接反相器Ν4，Ν4的输出端连接复位脉冲输出产生电路的RO输入端。所述复位脉冲产生电路由两个D触发器(D6、D7)和四个反相器(Ν0，Ni，Ν2，Ν3) 构成，两个D触发器的时钟与异步计数器主体电路的“时钟”信号端连接，可编程逻辑电路 的可编程部分连接D6的D输入端，可编程逻辑电路的可编程部分连接D7的D输入端，D6的 输出通过两个级联反相器(Ν0，Ν1)产生输入与计数器输出产生电路的R端连接，D7的输出 通过两个级联反相器(Ν2，Ν3)产生输入与计数器输出产生电路的S端连接，“复位”信号， 由反相器NO的输出产生，连接异步计数器主体电路中所有D触发器的复位端。所述计数器输出产生电路由一个RS触发器RSO构成，RSO的R输入端连接复位信 号产生电路中m的输出端，S输入端连接复位信号产生电路中N3的输出端，RSO的Q输出 端产生计数结束脉冲“溢出”信号。有益效果本发明通过合理的设计可编程逻辑电路，简单的在可编程部分采用与 非逻辑，非可编程部分采用或非逻辑，便可彻底的将毛刺消除，消除了潜在的误计数危机。 与传统的毛刺消除结构相比，具有设计简单，电路结构新颖，毛刺消除能力强，易于实现等 特点。
图1为本发明的可编程计数器电路框图；图2为本发明的N位可编程计数器电路原理图；图3为本发明的六位可编程计数器电路原理图；图4为本发明的RS触发器R输入端、S输入端，计数器计数“溢出”端以及计数器 “复位”端波形图；图5为本发明的逻辑门毛刺消除机制示意图6为本发明的可编程逻辑电路非可编程部分，或非逻辑毛刺消除机制示意图；图7为本发明的可编程逻辑电路可编程部分，与非逻辑毛刺消除机制示意图。
具体实施例方式下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明 本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各 种等价形式的修改均落于本申请所附权利要求所限定的范围。本发明所述的一种毛刺消除可编程计数器，采用异步计数器为核心计数电路，通 过将各分频输出端和可编程控制字输入可编程逻辑电路，在计数结束可编程控制字输入的 脉冲个数后，输出计数结束脉冲，进入下一次计数周期。本发明所述的一种毛刺消除可编程计数器电路框图和电路图分别如图1、图2所 示。此种可编程计数器可分成四部分异步计数器主体电路1、可编程逻辑电路2、复位脉冲 产生电路3、计数器输出产生电路4。可编程逻辑电路2分成可编程部分和非可编程部分。 可编程部分采用与非逻辑，非可编程部分采用或非逻辑。可编程部分和非可编程部分分别 采用与非逻辑和或非逻辑，可以明显的消除可编程逻辑电路2输出端的毛刺。异步计数器 主体电路1的N位分频输出端(Q0…QN-1)分别连接可编程逻辑电路2的非可编程部分，可 编程输入端P分别连接可编程逻辑电路2的可编程部分。可编程部分和非可编程部分产生 的输出分别连接复位脉冲产生电路3的两个输入端R0、S0，产生复位脉冲“复位”信号。复 位脉冲“复位”信号与异步计数器主体电路1中所有D触发器的复位端连接，使得在复位信 号到来之时，所有D触发器复位。同时复位脉冲产生电路3的另外两个输出端分别连接计 数器输出产生电路4的两个输入端Rl、Si，产生计数器输出“溢出”信号。图3为本发明的六位可编程计数器，以此六位可编程计数器为例，简述本发明的 具体实施方案。异步计数器主体电路由六个D触发器级联构成，每一个D触发器的D端和Q端相 连，构成二分频器。前级的Q为后级的D触发器提供输入时钟。该异步计数器主体电路最大 可实现64分频。通过将各D触发器的分频输出端(00···05)与六位的可编程控制字(P0··· P5)分别输入到可编程逻辑电路进行处理，便可实现与六位可编程控制字相对应的计数器 输出。分频输出端(Q0"*Q5)和可编程控制字(Ρ0···Ρ5)分别输入六个异或门(Χ0…Χ5)，异 或门输出顺次连接五个与门(AO…Α4)，构成可编程逻辑电路的可编程部分。X4和X5的输 出连接A4，A4和X3的输出连接A3，A3和X2的输出连接A2，A2和Xl的输出连接Al，Al和 XO的输出连接A0，以此构成受可编程控制字(Ρ0···Ρ5)控制的输出。后一级的低频异或门 输出均有前一级的高频异或门输出同步，有益于消除潜在毛刺。六个分频输出端(Q0-Q5) 顺次连接五个或门(Β0···Β4)和一个反相器Ν4，构成可编程逻辑电路的非可编程部分。Q5 和Q4连接Β4，Β4输出端和Q3连接B3，Q3输出端和Q2连接B2，B2输出端和Ql连接Bi，Bl 输出端和QO连接B0，BO连接N4，以此构成不受可编程控制字(Ρ0···Ρ5)控制的输出。AO和 Ν4的输出分别连接D触发器和两个级联的反相器，构成复位信号产生电路，“复位”信号由 AO连接的后级反相器NO输出端产生，反馈至异步计数器主体电路，使得计数器在计数结束 后产生复位脉冲。反相器Al和A3连接后级的RS触发器，产生计数器输出“溢出”信号。图4所示为该六位可编程计数器的输出波形图。在RS触发器的R上升沿到来之时，“溢出”端翻转为低电平，“复位”端翻转为高电平，开始计数，当S上升沿到来之时，“溢 出”端翻转为高电平，“复位”端翻转为低电平，使得异步计数器主体电路的所有D触发器复 位，“复位”端产生一个周期的复位脉冲，计数结束。图4中所示的波形图，输入参考时钟周 期为3ns可编程控制字(Ρ0···Ρ5)为000011，计数器计数四个周期后产生一个周期的复位脉 冲，相当于计数了五个周期的“时钟”信号。可以清晰的发现，波形图及其干净，无任何毛刺， 彻底消除了由毛刺产生的误计数风险。另外图中的S端脉冲宽度为两个“时钟”周期，这是 由于在每个分频输出端(Q0-Q5)之间存在延时，因此在通过逻辑门输出时，相对于“时钟” 信号有一定的偏差，有可能在“时钟”上升沿到来之时，输入D触发器(D6、D7)的信号与实 际值有所偏差，因此会延长脉冲宽度。然而对于后级的RS触发器来说，只对上升沿信号敏 感，脉冲宽度并不影响输出结果。 基于何种原因使得简单的在可编程逻辑电路的可编程部分使用与非逻辑，非可编 程部分使用或非逻辑，便可消除毛刺。下面做简要的毛刺消除机制分析。对于逻辑门来说， 当不同的输入端同时向相反的方向翻转时，便会产生竞争-冒险现象。如图5所示，对于与 非门来说，具有两个输入端A和B，当A由高电平向低电平翻转，B由低电平向高电平翻转， 且B相对于A的翻转有所滞后，那么输出NAND端则不会产生毛刺。同理，对于或非门来说 具有两个输入端C和D，当C由低电平向高电平翻转，D由高电平向低电平翻转，且D相对 于C的翻转有所之后，那么输出NOR不会产生毛刺。基于此种机制，如图6所示为或非逻辑 构成的可编程逻辑电路的非可编程部分，在竖线所标的位置，QO和Ql分别向相反的方向翻 转，存在竞争-冒险的危机。然而，QO由低电平翻转为高电平，Ql由高电平翻转为低电平， 且由于计数器本身的延迟特性，Ql相对于QO有所滞后，因此并不会产生竞争-冒险，毛刺 被彻底消除。如图7所示为与非逻辑构成的可编程逻辑电路的可编程部分，对于输入异或 门产生翻转的输出端，相位移动了 180°。输入控制字PO…P5分别为110000，当QO…Q5分 别为0011111时，输出R产生高电平计数结束脉冲。在竖线所标的位置，QO和Ql分别向相 反的方向翻转，存在竞争-冒险的危机。然而，QO由低电平翻转为高电平，Ql由高电平翻转 为低电平，相当于XO由高电平翻转为低电平，Xl由低电平翻转为高电平，且由于计数器本 身的延迟特性，Ql相对于QO有所滞后，因此并不会产生竞争_冒险，毛刺被彻底消除。由 于以上基于延迟特性的毛刺消除机制，本发明所述的毛刺消除可编程计数器可将潜在的毛 刺危机彻底消除，避免了可编程计数器的误计数。
权利要求
一种毛刺消除可编程计数器，其特征在于该计数器包括异步计数器主体电路(1)、可编程逻辑电路(2)、复位脉冲产生电路(3)、计数器输出产生电路(4)四部分；其中异步计数器主体电路(1)上设有N位分频输出端(Q0…QN 1)、可编程输入端P以及D触发器；可编程逻辑电路(2)分成可编程部分和非可编程部分，可编程部分采用与非逻辑，非可编程部分采用或非逻辑；复位脉冲产生电路(3)上设有两个输入端R0、S0以及三个输出端；计数器输出产生电路(4)上设有两个输入端R1、S1以及一个输出端；异步计数器主体电路(1)的N位分频输出端(Q0…QN 1)分别连接可编程逻辑电路(2)的非可编程部分，异步计数器主体电路(1)的可编程输入端P分别连接可编程逻辑电路(2)的可编程部分，可编程部分和非可编程部分的输出端分别连接复位脉冲产生电路(3)的两个输入端R0、S0，复位脉冲产生电路(3)的一个输出端与异步计数器主体电路(1)中所有D触发器的复位端连接，同时复位脉冲产生电路(3)的另外两个输出端分别连接计数器输出产生电路(4)的两个输入端R1、S1。
2.根据权利要求1所述的一种毛刺消除可编程计数器，其特征在于所述异步计数器 主体电路(1)由N位D触发器级联产生，每个D触发器的输入D端和输出Q端连接，构成二 分频器，N个D触发器的N位分频输出端(Q0 "QN-1)与N位的可编程输入端(P(h"PN_l) 分别输入可编程逻辑电路(2)，异步计数器主体电路(1)中的参考时钟由第一个级联D触发 器的D端输入。
3.根据权利要求1所述的一种毛刺消除可编程计数器，其特征在于所述可编程逻辑 电路⑵中N个D触发器的N位分频输出端(Q0…QN-1)与N位的可编程输入端(P(h"PN_l) 分别输入可编程逻辑电路(2)的可编程部分，可编程部分由N个异或门(X0…XN-1)和N-1 个与门(A0 "AN-2)构成，N个D触发器的N位分频输出端(Q0 "QN_1)与N位的可编程输 入端(P0...PN-1)分别输入N个异或门(X0…XN-1)，XN-1和XN-2的输出端连接AN-2，AN-2 和XN-3的输出端连接AN-3，AN-3和XN-4的输出端连接AN-4…以此类推，A1的和X0的输 出端连接AO，AO的输出连接复位脉冲产生电路(3)的SO输入端，N个D触发器的N位分频 输出端(Q0…QN-1)分别输入可编程逻辑电路(2)的非可编程部分，非可编程部分由N-1个 或门(B0"*BN-2)和一个反相器N4构成，QN-1和QN-2连接BN_2，QN_3和BN-2的输出端连 接BN-3，QN-4和BN-3的输出端连接BN-4…以此类推，Q0和B1的输出端连接B0，B0的输 出端连接反相器N4，N4的输出端连接复位脉冲输出产生电路(3)的R0输入端。
4.根据权利要求1所述的一种毛刺消除可编程计数器，其特征在于所述复位脉冲产 生电路(3)由两个D触发器(D6、D7)和四个反相器(N0，N1，N2，N3)构成，两个D触发器的 时钟与异步计数器主体电路(1)的“时钟”信号端连接，可编程逻辑电路(2)的可编程部分 连接D6的D输入端，可编程逻辑电路(2)的可编程部分连接D7的D输入端，D6的输出通过 两个级联反相器(N0，N1)产生输入与计数器输出产生电路(4)的R端连接，D7的输出通过 两个级联反相器(N2，N3)产生输入与计数器输出产生电路(4)的S端连接，“复位”信号， 由反相器NO的输出产生，连接异步计数器主体电路(1)中所有D触发器的复位端。
5.根据权利要求1所述的一种毛刺消除可编程计数器，其特征在于所述计数器输出 产生电路(4)由一个RS触发器RS0构成，RS0的R输入端连接复位信号产生电路(3)中附 的输出端，S输入端连接复位信号产生电路(3)中N3的输出端，RS0的Q输出端产生计数结 束脉冲“溢出”信号。
全文摘要
本发明公开了一种毛刺消除可编程计数器，包括异步计数器主体电路、可编程逻辑电路、复位脉冲产生电路、计数器输出产生电路四部分；其中异步计数器主体电路上设有N位分频输出端(Q0…QN-1)、可编程输入端P以及D触发器；可编程逻辑电路分成可编程部分和非可编程部分，可编程部分采用与非逻辑，非可编程部分采用或非逻辑；复位脉冲产生电路上设有两个输入端R0、S0以及三个输出端；计数器输出产生电路上设有两个输入端R1、S1以及一个输出端。本发明具有设计简单，电路结构新颖，毛刺消除能力强，易于实现等特点。
文档编号H03K21/10GK101944907SQ20101027747
公开日2011年1月12日 申请日期2010年9月9日 优先权日2010年9月9日
发明者吉新春, 吴建辉, 张萌, 徐毅, 徐震, 时龙兴, 杨世铎, 竺磊, 陈招娣, 陈超 申请人:东南大学