专利名称：低功耗延时可控的上电复位方法及电路的制作方法
技术领域：
本发明属电学领域，涉及一种上电复位方法及电路，尤其涉及一种CMOS集成电路 中电源管理电路的上电复位方法及电路。
背景技术：
在电源管理电路中，上电复位电路Power On Reset (POR)来为电路提供复位信号。 上电复位电路被用来保证电路在上电初期，不会因为电源电压的不稳定而系统发生错误。 通常情况下，要求上电复位电路在电源电压超过检测阈值后能够提供一定的延迟时间后输 出有效信号，以确保电路在稳定的电源电压条件下工作。图1所示为目前常见的上电复位电路示意图，电路主要由电压检测电路，延迟电 路和输出缓冲级构成。其中电压检测电路用来对电源电压的上电情况进行检测，延时电路 通过对电容CO充电起到延时作用，输出缓冲级放大延时电路的输出输出信号并作为上电 复位电路的输出。上电复位电路的上电过程如图2所示，在电源电压VDD上电过程中，当电源电压超 过电压检测电路的阈值VDETl时，电压检测电路输出V_det点由逻辑低电平变为逻辑高电 平；延时电路开始工作，向电容CO充电，V_delay点电压波形如图所示；当V_delay点电压 高于输出缓冲级电路的阈值电压VTH+后，施密特触发器的输出P0R_RESET由低电平变为高 电平信号。如图2中P0R_RESET点波形在电源电压高于检测电压VDETl后，延时Tdelay时 间后，上电复位电路的输出P0R_RESET由逻辑低电平变为逻辑高电平信号。电源电压下降时，当电源电压低于VDET2，V_det信号由逻辑高电平变为逻辑低电 平，延时电路放电，放电时间迅速，远小于充电时间，V_de 1 ay点电压变低，放电时间迅速，远 小于充电时间，因此经过很小的一个延时后该点电压小于输出缓冲级电路由高变低的阈值 电压VTH-，上电复位电路的输出P0R_RESET变为逻辑低电平信号。图1所示的上电复位电路，如果采用片内集成的电阻和电容来实现延时，因为片 上电容密度非常小，在版图面积合理的情况下只能实现Pf级电容，无法达到毫秒量级的延 迟。这就需要在片外采用nF级别或者uF级别的电容来实现延迟，这样做的缺陷是增加了 一个封装管脚和外围器件的数量；同时，因为片上的电阻电容值大小是固定的，很难通过编 程的方法来改变上电复位电路的延时。
发明内容
为了解决背景技术中存在的上述技术问题，本发明提供了一种在不增加外部元件 的情况下使上电复位电路实现较大的延时并可实现延时可控的低功耗延时可控的上电复 位方法及电路。本发明的技术解决方案是一种低功耗延时可控的上电复位方法，包括以下步骤1通过η比特输入的控制端Vc对可编程振荡器产生脉冲波形信号的周期Tl进行编程；2可编程振荡器产生脉冲波形信号给计数器；3当电源电压高于阈值时，计数器开始对可编程振荡器产生的脉冲波形信号进行 计数；4当计数器的计数值达到设定值后，计数器输出由逻辑低电平变为逻辑高电平；5对计数器的输出信号具有锁存和清零功能的输出缓冲电路的输出由逻辑低电 平变为逻辑高电平作为上电复位信号；6用输出缓冲电路输出的逻辑高电平关闭可编程振荡器和计数器。一种低功耗延时可控的上电复位电路，包括电压检测电路以及输出缓冲电路；所 述电压检测电路的输入端接电源电压VDD，接地端接地；其特殊之处是还包括用于输出一 定周期的脉冲波形信号的可编程振荡器、计数值为m的计数器以及反相器；电压检测电路 的输出端V_det接计数器的使能端EN_CNT，同时接输出缓冲电路的控制输入端，用来控制 输出缓冲电路的工作；可编程振荡器有一个对输出信号的振荡周期进行编程的η比特输入 的控制端Vc，可编程振荡器的输出端Freq_0Ut接计数器的输入端，可编程振荡器的使能端 EN_0SC接输出缓冲电路的输出端P0R_RESET经反相器后的信号；计数器的输出端V_ctrl 接输出缓冲电路的输入端。上述输出缓冲电路是能实现锁存功能的触发器电路或锁存器电路。上述输出缓冲电路优选D触发器电路；D触发器电路的信号输入端D接电源电压 VDD ；电压检测电路的输出端V_det通过反相器后接D触发器电路的复位端Reset ；D触发 器电路输出端Q经反相器后接可编程振荡器的使能端EN_0SC ；计数器的输出端V_ctr)接D 触发器电路的时钟输入端CLK。本发明的优点是1、本发明提供了一种低功耗延时可控的上电复位方法及电路，通过加入可编程振 荡器，计数器和反相器等逻辑电路，使得上电复位电路可以在不增加外部元件的情况下实 现需要的延时，并且该延时值可以通过可编程振荡器的输入控制端Ctrl进行编程。2、在计数器的计数值为m的情况下，通过改变可编程振荡器的输入控制端Vc，产 生周期为Tl的脉冲波形信号，计数器对可编程振荡器的输出脉冲波形信号进行计数，即可 以实现上电复位电路所需要的延时Tdelay为mXTl。3、上电复位电路的延时值Tdelay可以通过可编程振荡器的η比特输入控制信号 Vc进行编程改变。4、在本发明低功耗延时可控的上电复位电路中，由于可编程振荡器以及计数器只 在电源电压上电过程中工作，P0R_RESET信号变为高电平后，可编程振荡器以及计数器即被 关闭，可编程振荡器和计数器仅在上电复位电路的电源上电过程中消耗功耗，因此电路仅 存在很小的瞬时功耗。5、本发明适用于高度集成化的SOC芯片，不需要任何外接元件，使得该电路适合 不同项目的需要。
图1是传统的上电复位电路POR的电路结构示意图2是图1所示的传统上电复位电路POR中各节点的电压波形示意图；图3是本发明低功耗延时可控的上电复位电路POR的电路结构示意图；图4是本发明低功耗延时可控的上电复位电路POR的一种具体电路结构图；图5是图4所示的低功耗延时可控的上电复位电路POR中各节点的电压波形示意 图。
具体实施例方式本发明低功耗延时可控的上电复位方法，包括以下步骤1通过η比特输入的控 制端Vc对可编程振荡器产生脉冲波形信号的周期Tl进行编程；2可编程振荡器产生脉冲 波形信号给计数器；3当电源电压高于阈值时，计数器开始对可编程振荡器产生的脉冲波 形信号进行计数；4当计数器的计数值达到设定值后，计数器输出由逻辑低电平变为逻辑 高电平；5对计数器的输出信号具有锁存和清零功能的输出缓冲电路的输出由逻辑低电平 变为逻辑高电平作为上电复位信号；6用输出缓冲电路输出的逻辑高电平关闭可编程振荡 器和计数器。本发明低功耗延时可控的上电复位电路的具体结构框图如图3所示，包括电压 检测电路，可编程振荡器，计数器，输出缓冲电路和反相器等逻辑电路。其中，电压检测电路 的输入端接电源电压VDD，接地端接地，输出端V_det接计数器电路的使能端EN_CNT，同时 用来控制输出缓冲电路的工作；可编程振荡器有η比特的输入控制端Vc，可编程振荡器产 生的脉冲波形信号的周期可以通过输入控制端Vc进行编程，可编程振荡器的输出端Freq_ out接计数器电路的输入端；计数器的计数值为m，当输入脉冲波形信号为m个周期后，计数 器的输出信号由逻辑低电平变为逻辑高电平，计数器的输出端V_ctrl接输出缓冲电路；输 出缓冲电路的输入端为计数器的输出端V_ctrl和电压检测电路的输出V_det，输出端即为 上电复位电路POR的输出端P0R_RESET，P0R_RESET通过反相器后接振荡器电路的使能端 EN_0SC。其中输出缓冲电路一般采用能实现锁存和清零功能的逻辑电路，比如锁存器，触 发器等，尤其可采用D触发器。输出缓冲电路采用D触发器的具体电路参见图4。D触发器电路的信号输入端D 接电源电压VDD，时钟输入端CLK接计数器的输出端V_ctrl，清零输入端Reset接电压检测 电路的输出端V_det经过反相器后的信号，D触发器的输出端Q即为上电复位电路的输出 端P0R_RESET，同时上电复位电路的输出端P0R_RESET经反相器后接可编程振荡器的使能 端EN_0SC ；当D触发器的时钟输入信号CLK遇到输入信号的上升沿时，其输出值Q变为与 其输入值D相等；当清零信号Reset由低变高时，其输出值Q被清零为低电平。本发明延时可控的上电复位电路的工作原理是参见图5，电源电压VDD上电过程中，电压检测电路和可编程振荡器开始工作，当 电源电压VDD高于检测电压VDETl (电压检测电路的阈值)后，电压检测电路的输出点V_ det由逻辑低电平变为逻辑高电平，使计数器开始工作；通过Vc端编程设定可编程振荡器 输出周期为Tl的脉冲波形信号给计数器进行计数，计数器根据输入的脉冲波形信号开始 计数，当计数值达到计数器设定值后，计数器的输出由逻辑低电平变为逻辑高电平信号，通 过D触发器电路，使输出信号P0R_RESET变为逻辑高电平信号，同时P0R_RESET的逻辑高电平将关闭可编程振荡器，使之不再工作，因为P0R_RESET被D触发器锁存，因此仍会保持高 电平。可编程振荡器和计数器电路仅在电源上电过程中工作，当上电结束，上电复位电路输 出由逻辑低电平信号变为逻辑高电平信号后，可编程振荡器和计数器电路停止工作。可编 程振荡器和计数器仅在上电复位电路的电源上电过程中消耗功耗。如图5所示，在上电复位电路POR电路输入电压高于检测电压VDETl后，延时 Tdelay时间后，电路的输出信号P0R_RESET由逻辑低电平变为逻辑高电平，延时Tdelay的 值由可编程振荡器产生脉冲波形的频率和计数器的设定计数值所决定，假设通过Vc设定 可编程振荡器的输出脉冲波形信号的周期为Tl，计数器的计数值为m，则上电复位电路的 延时Tdelay为mXTl，延时Tdelay可以通过改变可编程振荡器的振荡周期Tl进行编程。 需要的情况下，可以容易的实现一个较大的(大于ms级)延时。电源电压下降时，当电源电压VDD下降到低于电压检测电路的低压检测电压 VDET2(电压检测电路的阈值)时，V_det由逻辑高电平变为逻辑低电平，通过D触发器的清 零端，上电复位电路的输出点P0R_RESET变为逻辑低电平。
权利要求
1.一种低功耗延时可控的上电复位方法，其特征在于包括以下步骤1通过η比特输入的控制端Vc对可编程振荡器产生脉冲波形信号的周期Tl进行编程；2可编程振荡器产生脉冲波形信号给计数器；3当电源电压高于阈值时，计数器开始对可编程振荡器产生的脉冲波形信号进行计数；4当计数器的计数值达到设定值后，计数器输出由逻辑低电平变为逻辑高电平； 5对计数器的输出信号具有锁存和清零功能的输出缓冲电路的输出由逻辑低电平变 为逻辑高电平作为上电复位信号；6用输出缓冲电路输出的逻辑高电平关闭可编程振荡器和计数器。
2.一种低功耗延时可控的上电复位电路，包括电压检测电路以及输出缓冲电路；所述 电压检测电路的输入端接电源电压(VDD)，接地端接地；其特征在于还包括用于输出一定周期的脉冲波形信号的可编程振荡器、计数值为m 的计数器以及反相器；电压检测电路的输出端(V_det)接计数器的使能端(EN_CNT)，同时接输出缓冲电路的 控制输入端，用来控制输出缓冲电路的工作；可编程振荡器有一个对输出信号的振荡周期进行编程的η比特输入的控制端(Vc)，可 编程振荡器的输出端(Freq_0Ut)接计数器的输入端，可编程振荡器的使能端(EN_0SC)接 输出缓冲电路的输出端(P0R_RESET)经反相器后的信号； 计数器的输出端(V_ctrl)接输出缓冲电路的输入端。
3.根据权利要求2所述的低功耗延时可控的上电复位电路，其特征在于所述输出缓 冲电路是能实现锁存功能的触发器电路或锁存器电路。
4.根据权利要求3所述的低功耗延时可控的上电复位电路，其特征在于所述输出缓 冲电路是D触发器电路；D触发器电路的信号输入端⑶接电源电压(VDD)；电压检测电路的输出端(V_det)通过反相器后接D触发器电路的复位端(Reset)； D触发器电路输出端(Q)经反相器后接可编程振荡器的使能端(EN_0SC)； 计数器的输出端(V_ctrl)接D触发器电路的时钟输入端(CLK)。
全文摘要
本发明涉及一种低功耗延时可控的上电复位方法及电路，通过改变可编程振荡器的输入控制端Vc，产生周期为T1的脉冲波形信号，计数器对脉冲波形信号进行计数，当计数器的计数值达到设定值m后，计数器输出由逻辑低电平变为逻辑高电平；输出缓冲电路输出逻辑高电平作为上电复位信号，即可以实现上电复位电路所需要的延时Tdelay为m×T1，再用缓冲电路输出的逻辑高电平关闭可编程振荡器和计数器。本发明解决了现有上电复位电路在不采用片外电容的情况下难以达到毫秒量级的延迟，也无法改变延时时间的技术问题，具有延时值可以编程改变、可实现毫秒量级的延迟、电路仅存在很小的瞬时功耗。
文档编号H03K17/28GK102055449SQ20101061234
公开日2011年5月11日 申请日期2010年12月29日 优先权日2010年12月29日
发明者马岩, 高彬 申请人:西安华芯半导体有限公司