以具有至少三种信号电平的差分本机振荡器信号驱动混频器的制作方法

专利名称：以具有至少三种信号电平的差分本机振荡器信号驱动混频器的制作方法
技术领域：
所揭示的实施例涉及驱动混频器，且更特定来说涉及驱动在无线发射器的发射链中的混频器。
背景技术：
在例如蜂窝式电话手持机的无线电发射器等许多无线电发射器中，待传送的信息调制到用于发射的载波上。虽然存在许多可采用的复杂调制方案，但如蜂窝式电话中目前所实践的大多数这些方案可分类为涉及两种通用方法之一。在第一种方法中，压控振荡器 (VCO)输出高频率信号。高频率信号接着经放大，且从天线进行发射。VCO直接以智能信息来调制。可使用数/模转换器(DAC)将控制信号供应给VC0，使得VCO输出信号经调制以包括所述智能信息。此第一种方法具有某些优点和缺点。在第二种方法中，使用VCOdfiMVCO 并不直接以智能信息来调制。实际上，将相对稳定且频率固定的VCO输出信号供应给混频器。另外，将包括调制智能信息的较低频率信号供应给所述混频器。较低频率信号(也称为基带信号)通常使用DAC来产生。混频器将VCO输出信号乘以基带调制智能信息信号， 借此产生处于约本机振荡器(LO)信号的频率下的包括智能信息的高频率信号。此较高频率信号接着经放大，且从天线进行发射。此第二种方法也具有某些优点和缺点。图1 (现有技术)为采用第二种方法的电路的简图。本机振荡器1包括锁相回路 (PLL)(未图示)，所述锁相回路又包括VCO (未图示)。本机振荡器1产生一信号，所述信号在此处称为本机振荡器(LO)信号。此LO信号实质上为VCO的输出。LO信号供应给混频器2的一个输入。数字智能信号3包括待传送的智能信息。数字信号3通过DAC 4转换成模拟形式，从而产生模拟智能基带信号。此模拟信号经滤波器5滤波，且作为智能基带信号 BB供应给混频器2的第二输入。混频器2将智能基带信号BB乘以LO信号，以对智能信号进行升频转换。包括智能信息的经升频转换的信号6接着经驱动器放大器7和功率放大器 8放大，且从天线9进行发射。图2(现有技术)为说明与图1的电路相关联的问题的图。在所说明的实例中， LO信号具有IGHz频率，且基带智能信号BB具有IOOKHz频率。混频器2并非理想的电路元件，而是展现非理想的特性。由混频器2输出的信号6实际上包括在LO信号的基波频率 (IGHz)下的信号10，以及信号11和12。信号11的频率为基波频率的三倍。信号12的频率为基波频率的5倍。信号11和12为基波信号的两个奇次谐波。虽然仅说明这些谐波中的两者，但实际上还产生其它较高阶奇次谐波。除产生在基波频率和奇次谐波频率下的信号10到12外，混频器2还输出智能信号的升频转换版本13。另外，如果此信号13的频率为基波频率加基带信号的频率(IGHz加IOOKHz)，那么混频器2还将输出智能信号的版本 14和15。版本14处于三次谐波的频率减智能信号的频率下。在图2的实例中，此频率为 3GHz减ΙΟΟΚΗζ。混频器2还输出处于五次谐波的频率加智能信号的频率下的智能信号的版本15。在图2的实例中，此频率为5GHz加ΙΟΟΚΗζ。在此样式中，混频器输出智能信号的多个版本，其中所述版本的频率位置在基波的奇次谐波的上方和下方交替，因为认为混频器的频谱分量的频率上升。在图2的左边部分中说明信号6的频率分量。接着，除混频外，图1的实际电路还涉及混频器输出信号6的放大。实际放大器在某种程度上为非线性的。放大级7和8的非线性导致信号6的各种频率分量互混。作为此互混的结果，信号版本14的频率将降低，且所述信号版本14将作为信号16出现在放大器输出中。图2的右边部分说明互混的结果和信号16的产生。如所说明，信号16的频率接近于LO的基波频率。图3为进一步详细地说明图2的右边部分的图。为使蜂窝式电话协议的网络容量达到最大，对在所分配的频带中和其周围发射器可发射多少能量常常存在严格要求。在本文所阐述的实例中，所分配的频带17从IGHz减IOOKHz扩展到IGHz加IOOKHz。降频信号 16出现在此频带略微外部IGHz加3X IOOKHz的频率下。另外，需要界定发射器在从所分配的频带17以递增频率扩展和从所分配的频带17以递减频率扩展的每一频率下可发射的最大功率量。线18和19识别对发射功率的这些限制，且称为发射掩码。应注意确保降频信号16不会具有大到使其违反发射掩码的量值。可采用若干技术来确保信号16不违反发射掩码要求。举例来说，可使用极大的放大器实现驱动器放大器级7和功率放大器级8。一般来说，放大器的非线性在放大器更猛烈地驱动时增加。如果小的放大器更猛烈地驱动以产生更多增益，以便产生所需功率的输出信号，那么较小放大器通常将展现更大的非线性。然而，如果提供相对大的放大器来产生所需功率的输出信号，那么放大器一般可展现较小的非线性。然而，提供此类大的放大器费用高且/或消耗不合需要的大量功率。另一种技术涉及制造一种不输出三次谐波分量的放大器，而非以此方式使放大器的尺寸过大。此类放大器可使用多个级来制成，其中每一级包括不会过度驱动的放大器。因此，每一级可经制成以展现最低非线性。从一级输出的信号经滤波以消除三次谐波分量，接着经滤波的信号供应给下一放大级的输入。遗憾的是，此多级技术可将不合需要量的噪声引入到经放大的信号中。在一些蜂窝式电话标准中，对于发射器来说，不仅禁止注射过多功率到相邻装置的所分配频带的区域中，而且还禁止发射器将过多噪声引入到接收频带中。 图3中此接收频带通过“RX”识别。一般来说，每一放大器级添加一定量的噪声。来自多个放大器级的噪声的累积可能过大以致违反接收频带噪声要求。寻求这些问题的解决方案。

发明内容
以在本文中称为“低三次谐波同相⑴和正交(Q)信号”的信号驱动无线发射器 (例如蜂窝式电话手持机的发射器)的发射链的混频器。所述低三次谐波I和Q信号中的每一者具有三种或三种以上信号电平。这三种或三种以上信号电平之间不时地发生转变， 使得所述信号近似于正弦波且具有最低三次谐波频谱分量。在一个特定实例中，所述I和Q 信号中的每一者为差分信号，在一个周期中，所述差分信号在所述周期的第一 8. 33%具有第一零伏信号电平，接着在所述周期的第二 33. 33%具有第二 +1. 3伏信号电平，接着在所述周期的第三16. 66%具有所述第一零伏信号电平，接着在所述周期的第四33. 33%具有第三-1. 3伏信号电平，且接着在所述周期的第五8. 33%具有所述第一零伏信号电平。此特定的I和Q信号波形具有三种信号电平(也称为三种状态)。所述低三次谐波I和Q信号由低三次谐波除法器(Low Third Harmonic Divider, LTHD)电路产生。LTHD电路接收由本机振荡器的锁相回路(PLL)输出的信号，产生所述低三次谐波I和Q信号，且将所述低三次谐波I和Q信号输出到所述混频器。 在一个实例中，与以仅具有两种信号电平的常规差分I和Q信号驱动混频器相比， 降低所述I和Q信号的三次谐波分量使发射器的放大器级的设计简化且有助于减少接收频带噪声。通过从所述本机振荡器I和Q信号减少或消除三次谐波频谱分量，可放大GSM/ EDGE (全球移动通信系统/增强型数据速率GSM演进)发射器中的混频器的输出而不违反 GSM发射掩码，且同时满足GSM和EDGE的接收频带噪声要求。上述内容为概要且因此必然含有简化、一般化和细节省略；因此，所属领域的技术人员应了解，所述概要仅为说明性的且并不旨在以任何方式进行限制。如仅由权利要求书所界定的本文中所描述的装置和/或方法的其它方面、发明性特征和优势将在本文中所阐述的非限制性具体实施方式
中变得显而易见。


图1(现有技术)为无线发射器的图，其中本机振荡器将常规本机振荡器信号LO 供应给混频器。图2(现有技术)为说明由图1的LO信号中的三次谐波所引起的问题的图。图3(现有技术)为进一步详细地说明图2的问题的图。图4为根据一个新颖方面的移动通信装置100的图。图5为图4的RF收发器集成电路102的更详细的图。图6为图5的RF收发器集成电路102的发射链的本机振荡器115的更详细的图。图7为由图6的本机振荡器115输出的三态低三次谐波I和Q信号的波形图。所述图为真实信号的波形的简化。真实信号的波形不会具有完全垂直的信号边沿且不会具有完美方角。图8为图6的本机振荡器115内的低三次谐波除法器(LTHD)电路128的更详细的图。图9为图8的除法器141的更详细的电路图。图10为图8的除法器142的更详细的电路图。图11为图8的逻辑门块143的更详细的电路图。图12为图8的D型锁存器块145的更详细的电路图。图13为图12的D型锁存器块145中的D型锁存器中的一者的符号的图。图14为图8的D型锁存器块145的D型锁存器中的一者的更详细的电路图。图15为说明图8的LTHD 128如何操作以产生信号IGP、IGN、QGP和QGN的波形图。图16为说明图8的重定时电路146如何操作以对信号IGP、IGN、QGP和QGN进行重定时的波形图。图17为展示常规I和Q LO信号的频谱分量的图表。图18为展示由图8的LTHD 128产生的三态低三次谐波I和Q信号的频谱分量的
图19为新颖方法200的简化流程图。图20为可由上述LTHD的其它实施例产生的低三次谐波I和Q信号的另一实例的波形。图20中所示的波形具有四个信号电平。图21为可由上述LTHD的其它实施例产生的低三次谐波I和Q信号的另一实例的波形。图21中所示的波形具有四个信号电平。
具体实施例方式图4为移动通信装置100(例如蜂窝式电话)的非常简化的高阶框图。装置100 包括(连同其它未说明的部分)可用于接收和发射蜂窝式电话通信的天线101、RF收发器集成电路102和数字基带集成电路103。图5为图4的RF收发器集成电路102的更详细的图。在蜂窝式电话的操作的一个非常简化的解释中，如果正使用蜂窝式电话来接收作为蜂窝式电话通话的部分的音频信息，那么传入发射104接收于天线101上。信号传递通过双工器105和匹配网络106且经接收链108的低噪声放大器(LNA) 107放大。在由混频器109进行降频转换且经基带滤波器110滤波后，信息传送到数字基带集成电路103，进行模/数转换且在数字域进行进一步处理。接收链如何进行降频转换是通过改变由本机振荡器111产生的本机振荡器信号L02 的频率来控制。另一方面，如果正使用蜂窝式电话100发射作为蜂窝式电话通话的部分的音频信息，那么待发射的音频信息在数字基带集成电路103中转换成模拟形式。模拟信息供应给 RF收发器集成电路102的发射链113的基带滤波器112。滤波后，信号由混频器114进行升频转换。升频转换过程是通过控制由本机振荡器115产生的本机振荡器信号LOl的频率来调谐和控制。本机振荡器信号LOl包括两种差分信号I和Q。所得经升频转换的信号经驱动器放大器116和外部功率放大器117放大。经放大的信号供应给天线101，作为传出发射118进行发射。接收链和发射链的本机振荡器111和115由控制信息CONTROL控制， 所述控制信息CONTROL通过串行总线121从数字基带集成电路103经由导体119和120接收。控制信息CONTROL由执行一组处理器可执行指令123的处理器122产生。所述指令存储于处理器可读媒体199中。信息传递通过总线接口 124，跨越串行总线121，且通过第二总线接口 125，且通过导体119和120到本机振荡器111和115。图6为图5的本机振荡器115的更详细的图。本机振荡器115包括除法器126、锁相回路(PLL) 127和低三次谐波除法器(LTHD) 128。除法器1 在导体198上接收外部产生的参考时钟信号REF CLK(例如，由外部振荡器产生)且产生经降频的参考时钟信号。PLL 127接收经降频的参考时钟信号和导体120上的多位数字控制值，且从其产生差分PLL输出信号V0。此处所用的标记“V0”指示VO信号为VCO输出信号。信号VO包括导体1 上的信号VOP和导体130上的信号V0N。信号VO具有如导体120上的多位控制字所确定的所需频率。在此状况下，PLL 127包括相位检测器131、回路滤波器132、压控振荡器(VCO) 133、 回路除法器Π4和Σ - Δ调制器135。由VCO 133输出的VO信号经LTHD电路128降频，且用以产生本机振荡器信号LOl。如上所解释，本机振荡器信号LOl包括两种差分输出信号I 和Q，且供应给发射器的混频器114。差分输出信号I包含导体136上的信号IP和导体137上的信号IN。差分输出信号Q包含导体138上的信号QP和导体139上的信号QN。I和Q 信号中的每一者为三态低三次谐波差分信号。图7为由LTHD 1 输出的I和Q信号的简化波形图。所述图的垂直轴中的电压在I信号的状况下表示导体136与137之间的差分电压，或在Q信号的状况下表示导体138 与139之间的差分电压。虽然在此特定实例中波形为电压波形，但在其它实例中，波形可为电流波形。在所说明的实例中，基波频率为约一千兆赫。对于一周期的最初8. 33%，信号处于零伏信号电平，对于所述周期的随后33. 33%，信号处于+1. 3伏信号电平，对于所述周期的随后16. 66%,信号处于零伏信号电平，对于所述周期的随后33. 33%,信号处于-1. 3伏信号电平，且对于所述周期的最后8. 33%，信号处于零伏信号电平。归因于此信号波形的形状，实质上不存在三次谐波分量。信号的五次谐波分量的功率相对于基波功率为_14dB。 信号的七次谐波分量的功率相对于基波功率为_16dB。图8为图7的低三次谐波除法器(LTHD) 128的更详细的电路图。LTHD 128在导体 1 和130上接收来自图6的VCO 133的差分VCO输出信号V0。LTHD 1 在导体136和 137上将三态低三次谐波I信号输出到混频器114。LTHD 128还在导体138和139上将三态低三次谐波Q信号输出到混频器114。LTHD 1 包括削波放大器140、除以三的第一除法器141、除以二的第二除法器142、逻辑门块143、除以二除法器144和D型锁存器块145。 除法器144与D型锁存器145 —起形成重定时电路146。在此状况下，在导体1 和130上接收的差分VCO输出信号VO为正弦差分信号。 削波放大器140接收此正弦差分信号且放大所述信号，使得放大器140的输出为差分VCO 输出信号的经削波版本。此经削波信号包含导体147上的信号VC0_0UT_CP以及导体148 上的信号VC0_0UT_CN。图9为图8的除法器141的更详细的图。所述电路在导体147上接收信号VC0_ 0UT_CP且输出三个差分信号。第一差分信号包含导体149上的信号AP和导体150上的信号AN。第二差分信号包含导体151上的信号BP和导体152上的信号BN。第三差分信号包含导体153上的信号CP和导体154上的信号CN。图10为图8中的除法器142的更详细的电路图。所述电路接收包含导体149上的信号AP和导体150上的信号AN的差分信号A。所述电路输出两个差分信号。第一差分信号包含导体巧5上的信号I_DIV6P和导体156上的信号I_DIV6N。第二种差分信号包含导体157上的信号Q_DIV6P和导体158上的信号Q_DIV6N。图8的除法器144的电路具有与除法器142的电路相同的构造。然而，除法器144的差分信号输入为经削波差分信号VC0_ 0UT_C，如图8中所说明，所述削波差分信号VC0_0UT_C包含导体147上的信号VC0_0UT_CP 和导体148上的信号VC0_0UT_CN。由除法器142输出的信号的信号名称涉及“DIV6”记法， 因为这些信号是由VC0_0UT_CP信号除以六而产生。除法器141除以三，且使用除法器142 将除法器141的输出除以二。因此，从除法器142输出的信号为除以六的信号VC0_0UT_CP。 包含Q_DIV6P和Q_DIV6N的“Q”差分信号相对于包含I_DIV6P和I_DIV6N的“I”差分信号异相90°。类似地，包含Q_DIV2P和Q_DIV2N的“Q”差分信号相对于包含I_DIV2P和1_ DIV2N的“I”差分信号异相90°。图11为图8的逻辑门块143的更详细的图。所描绘的门为单端逻辑门。逻辑门块 143在导体159上输出信号IGP，在导体160上输出信号IGN，在导体161上输出信号QGP，且在导体162上输出信号QGN。图12为D型锁存器块145的更详细的图。如所说明，D型锁存器块145包括四个互连的差分输入D型锁存器163到166。如图8中所说明，D型锁存器块145经由导体136 到139将I和Q信号输出到混频器114。虽然此处所描述的重定时电路的特定实例包括锁存器的D型锁存器块，但在其它实施例中，D型锁存器块可包括触发器而非D型锁存器。图13为图12的差分输入D型锁存器中的一者的符号167。D型锁存器在数据输入引线168上接收单端数据(D)输入信号，且在数据输出引线169上输出单端数据(Q)输出信号。然而，所述锁存器由在一对相应时钟输入引线170和171上接收的差分时钟信号进行时钟控制。图14为图13的D型锁存器167的电路图。此电路的相同例项用以实现图12的 D型锁存器块145的D型锁存器163到166。图15为说明图8的LTHD 128的操作的波形图。信号(AP) (CN)+ (AN) (BP)的波形为图11的逻辑门块143的节点172上的信号的波形。信号(AP) (BN)+ (AN) (CP)的波形为图11的逻辑门块143的节点173上的信号的波形。这些信号是通过使用逻辑门将AP、AN、 BP,BN, CP和CN信号组合性地组合而产生。标记为I_DIV6P、I_DIV6N、Q_DIV6P和Q_DIV6N 的波形为由除法器142输出的信号的波形。信号IGP的波形包括图15中标记为“I”的高脉冲。注意，此脉冲对应于信号(AP) (CN)+ (AN) (BP)的标记为I的脉冲。然而，信号IGP的波形不包括对应于信号(AP) (CN)+ (AN) (BP)的标记为“IN”的脉冲的任何高脉冲。还注意， 信号I_DIV6P在信号(AP) (CN)+ (AN) (BP)的整个“ I ”脉冲中处于数字高电平下，但在信号 (AP) (CN)+ (AN) (BP)的整个“IN”脉冲中处于数字低电平下。因此，信号IGP可通过使用1_ DIV6P信号作为选择信号以选择性地使信号(AP) (CN)+ (AN) (BP)的“I”脉冲通过且选择性地阻挡(AP) (CN)+ (AN) (BP)的“IN”脉冲来产生。信号(AP) (CN)+ (AN) (BP)的脉冲的选择性通过和阻挡是由(AN) (CN)+ (AN) (BP)信号与I_DIV6P信号的逻辑“与”运算来实现。注意，“与”(AND)门174执行此逻辑“与”函数，且输出信号IGP。以类似方式，“与”门175执行信号(AN) (CN)+ (AN) (BP)与I_DIV6N的逻辑“与”函数，且输出信号IGN。如果将图15的导体159上的信号IGP与图15的导体160上的信号IGN之间的差分电压制成图，那么电压将具有与图7的波形大体上相同的三种信号电平波形。以类似方式，图11的“与”门176执行信号(AP) (BN)+ (AN) (CP)与Q_DIV6P的逻辑“与”函数，且输出信号QGP。以类似方式，图11的“与”门177执行信号(AP) (BN)+ (AN) (CP)与Q_DIV6N的逻辑“与”函数，且输出信号QGN。如果将图15的导体161上的信号QGP 与图15的导体162上的信号QGN之间的差分电压制成图，那么电压将具有与图7的波形大体上相同的三种信号电平波形。归因于经由除法器142的延迟，信号输出除法器142进行切换的时间可稍微迟于从除法器141输出的信号进行切换的时间。因此，作为输入供应给逻辑门块143的信号可在相对于VC0_0UT_CP和VC0_0UT_CN信号的边沿不完全对准的时间转变。另外，经由不同信号路径经由逻辑门块143的传播时间可不同。出于这些原因，作为从逻辑门块143的输出的信号IGP、IGN、QGP和QGN的边沿未如所需而相对于VC0_0UT_CP和VC0_0UT_CN的边沿在时间上对准。图16为说明重定时电路146如何对这些信号边沿进行重定时以改进信号IP、IN、QP和QN的切换同时发生的程度的波形图。波形中的箭头说明D型锁存器块145中的一个 D型锁存器的操作。D型锁存器163为图12中的锁存器，其对信号IGP进行重定时且输出经重定时的信号IP。图8的除法器144在导体147和148上接收VC0_0UT_CP和VC0_0UT_ CN信号，除以二且输出信号I_DIV2P、I_DIV2N。图16中说明两个信号的波形。这些信号1_ DIV2P和I_DIV2N用以对锁存器163进行时钟控制，以便锁存器163将信号IGP的值锁存于 I_DIV2P的上升沿(和I_DIV2N的下降沿)上。由锁存器163输出的信号仅在I_DIV2P的上升沿时变化。因此对信号IGP进行重定时。注意，信号IP具有与信号IGP大体上相同的周期性，但其相对于信号IGP在时间上延迟了信号VC0_0UT_CP的一个半周期。然而，从1_ DIV2P的上升沿的时间到信号IP变化的时间为经由一个D型锁存器的延迟。因为使用类似电路对信号IGN、QGP和QGN进行重定时，所以经重定时的信号IN、QP和QN的边沿也仅在 I_DIV2P信号的边沿的一个D型锁存器延迟内转变。图16底部的I信号波形表示存在于导体136与137之间的差分电压。所述波形具有图7的所需三态低三次谐波波形。类似地，图16底部的Q信号波形表示存在于导体138 与139之间的差分电压。所述波形具有图7的所需三态低三次谐波波形。这两个具有三种信号电平的差分信号I和Q的三次谐波分量实质上小于仅具有两种信号电平的常规差分I 和Q信号的三次谐波分量。通过在图5的发射路径中降低供应给混频器114的LOl信号的三次谐波分量，可使上文结合图2所描述的三次谐波折返问题减到最少或消除。不必使用插入三次谐波滤波的谨慎的多级放大来预防折返问题，因此还使上文结合图3所论述的接收频带噪声问题减到最少或消除。图17为展示具有两种信号电平的常规I和Q信号的频谱分量的图。三次谐波的量值相对于基波量值为约-12dB。图18为展示由图8的LTHD电路128产生的三态低三次谐波I和Q信号的频谱分量的图。三次谐波的量值相对于基波量值为约_58dB。在图17中三次谐波的功率为基波功率的约1/5，而在图18中，三次谐波的功率为基波功率的约1/30。在图4到图16的上述实施例中，当驱动器放大器116将功率驱动到功率放大器117的50欧姆(ohm)负载中时，来自发射器的接收频带噪声为约-165dBc/Hz。归因于LOl I和Q信号中的三次谐波分量的降频信号(fmod)的强度为约_63.5dBc。如果此fmod值(除外部功率放大器117外，其还考量发射链的非线性)低于_60dBc，那么在普通市售外部功率放大器用于功率放大器117 时，一般不会违反GSM发射掩码。图19为方法200的流程图。在所述方法中，将低三次谐波I和Q信号提供(步骤 201)给无线发射器的发射链中的混频器。在所述方法的一个实例中，低三次谐波I和Q信号具有与图7中所说明相同的三态低三次谐波信号波形。三种信号电平在此处也称为三种“状态”。在所述方法的此实例中，图8的LTHD电路1 用以产生三态低三次谐波I和Q 信号，且由此产生的I和Q信号供应给图4的移动通信装置100的发射链113中的混频器 114，其中移动通信装置100为蜂窝式电话手持机。在所述方法的其它实例中，低三次谐波 I和Q信号具有三种以上的信号电平(超过三种状态)。从一种信号电平转变到下一种信号电平的定时以及信号电平的相对量值经确定以降低I和Q信号中三次谐波频谱分量的量值。在一个或一个以上示范性实施例中，可以硬件、软件、固件或其任何组合来实施所
10描述的功能。如果以软件来实施，那么所述功能可作为一个或一个以上指令或代码而存储于计算机可读媒体上或经由计算机可读媒体来发射。计算机可读媒体包括计算机存储媒体与通信媒体两者，通信媒体包括促进将计算机程序从一处传送到另一处的任何媒体。存储媒体可为可由通用或专用计算机存取的任何可用媒体。举例来说且并非限制，所述计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于载运或存储呈指令或数据结构的形式的所需程序代码装置且可由通用或专用计算机或通用或专用处理器存取的任何其它媒体。并且，可将任何连接恰当地称为计算机可读媒体。举例来说，如果使用同轴电缆、光缆、双绞线、数字订户线(DSL)，或例如红外线、无线电和微波等无线技术从网站、服务器或其它远程源发射软件，那么同轴电缆、光缆、双绞线、DSL，或例如红外线、无线电和微波等无线技术包括于媒体的定义中。如本文中所使用，磁盘(Disk)和光盘(disc)包括紧密光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘通过激光以光学方式再现数据。上述各物的组合也应包括在计算机可读媒体的范围内。在一个说明性实例中，所述组处理器可执行指令123在由处理器122执行时使处理器122经由串行总线121将配置信息CONTROL发送到本机振荡器115。此信息的位配置本机振荡器内的LTHD电路。信号电平的量值、计数器和LTHD电路的逻辑门可经配置使得信号电平的量值、信号电平的数目以及从一种信号电平转变到另一种信号电平的定时为可配置的。LTHD为可配置的波形合成器。此类可配置的LTHD电路可通过数字基带集成电路 103来配置，以使得数字基带集成电路103在蜂窝式电话操作期间可适应性地改变供应给发射链中的混频器114的LOl信号的波形。借以驱动混频器的波形可视所采用的蜂窝式电话协议而改变。图20为本机振荡器的LTHD电路可形成以供应给发射链中的混频器的另一 I和Q 信号波形的波形图。图21为本机振荡器的LTDH电路可形成以供应给发射链中的混频器的另一 I和Q 信号波形的波形图。图20和图21中标记垂直标度的数目为相对值。“+1. 0”值可(例如) 表示1. 3伏。在此状况下，“-1. 0”值将表示-1. 3伏。虽然上文出于指导的目的而描述了某些特定实施例，但此专利文献的教示具有一般可应用性且并不限于上文所描述的特定实施例。低三次谐波信号不必为差分信号，而可为单端信号。差分低三次谐波信号可包含三种以上的信号电平。可采用回转率控制来减小从一种信号电平转变到下一信号电平的陡度。此专利文献的教示可应用于产生使五次或其它谐波分量减到最少的波形，而非使三次谐波分量减到最少的波形。因此，可在不偏离所附权利要求书的范围的情况下实践所描述的特定实施例的各种特征的各种修改、调适和组合。
权利要求
1.一种方法，其包含以周期性信号驱动无线发射器内的发射链的混频器，其中所述周期性信号的周期包括第一部分、第二部分和第三部分，其中所述周期性信号在所述第一部分期间具有第一信号电平，其中所述周期性信号在所述第二部分期间具有第二信号电平，且其中所述周期性信号在所述第三部分期间具有第三信号电平。
2.根据权利要求1所述的方法，其中所述周期性信号为周期性差分信号。
3.根据权利要求1所述的方法，其中所述第一、第二和第三信号电平为具有不同量值的实质上恒定的电压。
4.根据权利要求1所述的方法，其中所述第一信号电平为正电压，其中所述第二信号电平为约零伏的电压，且其中所述第三信号电平为负电压。
5.根据权利要求1所述的方法，其中所述周期性信号的所述周期具有第四部分，且其中所述周期性信号在所述第四部分期间具有第四信号电平。
6.根据权利要求1所述的方法，其中所述周期性信号实质上不具有三次谐波频率分量。
7.根据权利要求1所述的方法，其中所述第一、第二和第三信号电平为具有不同量值的电流。
8.根据权利要求1所述的方法，其中所述第一信号电平为正电流，其中所述第二信号电平为约零安培的电流，且其中所述第三信号电平为负电流。
9.根据权利要求1所述的方法，其进一步包含接收锁相回路PLL输出信号；以及使用所述PLL输出信号产生所述周期性信号。
10.根据权利要求2所述的方法，其中所述周期性差分信号为第一周期性差分信号，且其中所述第一周期性差分信号通过以下操作而产生用第一值对周期性信号进行频率除法运算且借此产生第一信号，用第二值对所述周期性信号进行频率除法运算且借此产生第二信号，将所述第一和第二信号供应给多个逻辑门，以使得所述逻辑门输出第二差分周期性信号，且将所述第二周期性差分信号供应给重定时电路，使得所述重定时电路输出所述第一周期性差分信号。
11.根据权利要求2所述的方法，其中所述周期性差分信号为第一周期性差分信号，所述方法进一步包含以第二周期性差分信号驱动所述混频器，其中所述第一和第二差分周期性信号具有实质上相同的波形，只是所述第二周期性差分信号相对于所述第一周期性差分信号相位偏移约 90°。
12.根据权利要求2所述的方法，其中所述周期性差分信号具有近似于正弦波的波形， 其中所述正弦波具有基波频率，且其中所述周期性差分信号实质上不具有三次谐波分量。
13.根据权利要求2所述的方法，其中所述周期性差分信号具有近似于正弦波的波形， 其中所述正弦波具有基波频率，且其中所述周期性差分信号实质上不具有五次谐波分量。
14.根据权利要求1所述的方法，其中所述无线发射器根据全球移动系统GSM通信标准和增强型数据速率GSM演进EDGE通信标准中的一者发射信号。
15.一种电路，其包含混频器；以及信号产生器，其将周期性信号供应给所述混频器，其中所述周期性信号包括一周期，其中所述周期包括第一部分、第二部分和第三部分，其中所述周期性信号在所述第一部分期间具有第一信号电平，其中所述周期性信号在所述第二部分期间具有第二信号电平，且其中所述周期性信号在所述第三部分期间具有第三信号电平。
16.根据权利要求15所述的电路，其中所述周期性信号为周期性差分信号。
17.根据权利要求16所述的电路，其中所述周期性差分信号为第一周期性差分信号， 且其中所述信号产生器包含第一差分除法器，其用第一值对周期性信号进行频率除法运算且借此产生第一信号； 第二差分除法器，其对所述第一信号中的一些进行频率除法运算且借此产生第二信号；逻辑门，其接收所述第一信号和所述第二信号且输出第二周期性差分信号；以及重定时电路，其接收所述第二周期性差分信号且输出所述第一周期性差分信号。
18.根据权利要求17所述的电路，其中所述第一差分除法器进行除法运算的所述周期性信号由锁相回路PLL产生。
19.根据权利要求16所述的电路，其中所述周期性差分信号为第一周期性差分信号， 其中所述信号产生器还将第二周期性差分信号供应给所述混频器，且其中所述第一与第二周期性差分信号具有实质上相同的波形，只是所述第二周期性差分信号相对于所述第一周期性信号相移约90°。
20.根据权利要求16所述的电路，其中所述第一信号电平为正电压，其中所述第二信号电平为约零伏的电压，且其中所述第三信号电平为负电压。
21.根据权利要求15所述的电路，其中所述第一信号电平为正电流，其中所述第二信号电平为约零安培的电流，且其中所述第三信号电平为负电流。
22.根据权利要求15所述的电路，其中所述电路为根据全球移动系统GSM通信标准和增强型数据速率GSM演进EDGE通信标准中的一者发射信号的无线发射器。
23.一种集成电路，其包含 混频器；以及用于将周期性差分信号供应给所述混频器的装置，其中所述周期性差分信号的周期包括第一部分、第二部分和第三部分，其中所述周期性差分信号在所述第一部分期间具有第一信号电平，其中所述周期性差分信号在所述第二部分期间具有第二信号电平，且其中所述周期性差分信号在所述第三部分期间具有第三信号电平。
24.根据权利要求23所述的集成电路，其进一步包含 锁相回路PLL，其将周期性信号供应给所述装置。
25.根据权利要求23所述的集成电路，其中所述混频器为无线发射器的发射链的一部分。
全文摘要
以低三次谐波同相(I)和正交(Q)信号驱动无线发射器(例如蜂窝式电话手持机的发射器)的发射链的混频器。所述低三次谐波I和Q信号具有三种或三种以上信号电平，且这三种或三种以上信号电平之间不时发生转变，使得所述I和Q信号中的每一者近似于正弦波，且具有最低三次谐波频谱分量。在一个实例中，减少所述I和Q信号的所述三次谐波分量简化所述发射器的放大器级的设计且有助于减少接收频带噪声。
文档编号H03D7/18GK102484468SQ201080039040
公开日2012年5月30日 申请日期2010年9月3日 优先权日2009年9月3日
发明者严宏延, 布尚·S·阿苏瑞 申请人:高通股份有限公司