专利名称：具有可变电路拓扑的高利用率通用逻辑阵列和利用恒定功率特征实现各种逻辑门的逻辑 ...的制作方法
技术领域：
本发明大体涉及动态计算领域，并且更具体地涉及使用非线性元件和具有可变电路拓扑的通用逻辑阵列的逻辑门的可配置计算架构。
背景技术：
传统的计算系统依靠逻辑门的静态组合来实现一个或多个预定义的布尔代数函数和/或存储器。在静态计算系统内，计算系统的各种硬件部件不能在操作期间重新连接或重新配置。例如，一旦诸如逻辑门或存储器锁存器等硬件部件被制成，则该部件的函数不能被动态改变。近来，一种新式的专用集成电路(IC)设计已经开始出现。由于IC设计和制造的成本高，各公司开始通过利用电编程或者金属/通路编程的硬件来寻求消除IC制造的主要成本。电编程的例子是FPGA。逻辑编程和互连编程二者都可以通过外部施加的电编程信号来进行。该方法允许将单个IC用于任何合理的逻辑要求。硅是固定的，并且由于它被用于多应用和客户，所以成本分散到所有这些平台并且消除了与全定制方案相关的高非重复性费用(NRE)(对于65和45nm IC技术，这可能远超过数百万美元)。FPGA技术的问题是，为了支持所有应用，灵活的逻辑和互连所需的开销非常高。这可能达到总芯片面积的80-90%。所有现场可编程电路元件或单元在尺寸和结构上是固定的。不是FPGA的所有单元或固定的可配置逻辑元件(CLE)都被利用。对于简单的和复杂的函数来说，这种不被使用的电路是低效率的。此外，由于总的逻辑要求远低于阵列性能，所以可能有大量的阵列未被利用。如果在生产中设计占有低的支出，那么这些问题可能不是问题，但是如果需要数百万件，那么客户由于为不被使用的硅付费而损失利润。已经基于混沌元件或者称为Chua电路的非线性元件开发出经典的布尔逻辑电路的替代品。它实现了经典的混沛理论行为。Chua电路最初由Leon O. Chua在二十世纪八十年代早期提出，其搭建的容易性使其成为混沌系统的无处不在的现实世界的例子。尽管Chua电路很容易利用现成的分立部件来实现，但是使用集成电路技术制造Chua电路是不可行的，因为必要的电感器和电容器消耗了太多的电路面积，并且大量的运算放大器需要众多的晶体管。此外，基于Chua电路的集成电路一般非常难以控制，因为部件值非常敏感。即使部件值小的变化也经常使混沌振荡减弱。
发明内容
公开一种能够产生可作为输入逻辑信号的函数的任何逻辑组合的新颖电路。该电路被描述为2输入逻辑映射电路，但是根据需要可以扩展到3输入或者更多输入。还公开一种具有可变电路拓扑的通用逻辑阵列。该阵列元件中单元之间的金属化层和/或通路互连产生实现布尔函数和/或混沌函数和/或逻辑函数的电路拓扑。在一个实施例中，该逻辑映射电路由j个逻辑映
权利要求
1.一种逻辑映射电路，包括 j个逻辑映射电路的集合，其中每个逻辑映射电路Hr = I至j)包括 第一 MOSFET器件，其具有P沟道型配置，其中栅极耦合到第r输入电压(Vinr)并且源极耦合到第一电流源(Ilr)，以建立第一 MOSFET源极电流； 第二 MOSFET器件，其具有η沟道型配置，其中栅极耦合到电压源(Vinr)并且漏极耦合到第二电流源(I2r)，以建立第二 MOSFET漏极电流；以及 所述第一 MOSFET源极电流和所述第二 MOSFET漏极电流的公共相加点，所述相加点被形成为电流镜，该电流镜具有耦合到所述第一 MOSFET器件的漏极和所述第二 MOSFET器件的源极的公共栅极，其中所述电流镜产生相加的非线性输出电流 I0=ZKrrVinr-Vr/ r=l 所述输出电流与响应于对输入电压(Vinr)的调节的多个不同的逻辑门之一相对应，其中Kr是所述第一 MOSFET器件和所述第二 MOSFET器件中的至少一个的导电常数属性，Vt是所述第一 MOSFET器件和所述第二 MOSFET器件中的至少一个的阈值电压属性，所述第一MOSFET源极电流和所述第二 MOSFET漏极电流限制输出电流(Io)的值，其中，Vinr是所述输入电压，Kr是MOSFET器件导电常数，Vt是MOSFET器件阈值电压。
2.一种逻辑映射电路，包括 第一MOSFET器件，其具有P沟道型配置，其中栅极耦合到输入电压(Vinl)并且源极耦合到第一电流源(111)，以建立第一 MOSFET源极电流； 第二 MOSFET器件，其具有η沟道型配置，其中栅极耦合到所述电压源(Vinl)并且漏极耦合到第二电流源(121)，以建立第二 MOSFET漏极电流；以及 所述第一 MOSFET源极电流和所述第二 MOSFET漏极电流的相加点，所述相加点被形成为电流镜，该电流镜具有耦合到所述第一 MOSFET器件的漏极和所述第二 MOSFET器件的源极的公共栅极，其中所述电流镜产生与Io = Kl (Vinl-VT)2成正比的相加的非线性输出电流(Ιο)，所述输出电流与响应于对输入电压(Vinl)的调节的多个不同的逻辑门之一相对应，其中Kl是导电常数属性，Vt是所述第一 MOSFET器件和所述第二 MOSFET器件中的至少一个的阈值电压属性，所述第一 MOSFET源极电流和所述第二 MOSFET漏极电流限制输出电流(Io)的值。
3.根据权利要求2所述的逻辑映射电路，还包括 P沟道型配置的第三MOSFET器件，其中栅极耦合到输入电压(Vin2)并且源极耦合到第一电流源(112);以及 η沟道型配置的第四MOSFET器件，其中栅极耦合到所述输入电压(Vin2)并且漏极耦合到第二电流源(122)； 其中所述相加点的公共栅极耦合到所述第三MOSFET器件的漏极和所述第四MOSFET器件的源极，其中所述电流镜产生与I。= Kl (Vinl-V1)2+K2 (Vin2_VT)2成正比的相加的非线性输出电流(Io)，其中K2是所述第三MOSFET器件和所述第四MOSFET器件中的至少一个的导电常数属性，Vt是所述第三MOSFET器件和所述第四MOSFET器件中的至少一个的阈值电压属性。
4.根据权利要求3所述的逻辑映射电路， 其中所述电流镜产生与I0 = Kl(Vinl-VT)2+K2(Vin2-VT)2成正比的相加的非线性输出电流(Io)，所述相加的非线性输出电流(Io)对应于下列中的至少一个 AND逻辑门； NAND逻辑门； OR逻辑门； XOR逻辑门； NOR逻辑门； XNOR逻辑门； NOT逻辑门； ONE逻辑门；以及 ZERO逻辑门。
5.根据权利要求3所述的逻辑映射电路，其中在由所述多个逻辑门实现的每个函数期间功率消耗基本恒定。
6.根据权利要求5所述的逻辑映射电路，其中在调节所述输入电压(Vinl)和所述输入电压(Vin2)中的至少一个期间所述功率消耗基本恒定。
7.一种具有可变电路拓扑的通用逻辑阵列，包括 多个阵列元件，其中每个阵列元件包括具有P沟道型配置的第一组MOSFET器件和具有η沟道型配置的第二组MOSFET器件；以及 金属化层和通路连接中的至少一个，以在至少一个所述阵列元件中的所述第一组MOSFET器件和所述第二组MOSFET器件中的一个或多个之间形成互连，以产生用来实现布尔函数、混沌函数和逻辑函数中的至少一个的电路拓扑， 其中所述混沌函数产生非线性输出电流，所述非线性输出电流与响应于对所述阵列元件的输入电压的调节的多个不同的逻辑门之一相对应。
8.根据权利要求7所述的通用逻辑阵列，其中所述电路拓扑既实现所述布尔函数又实现所述混沌函数。
9.根据权利要求7所述的通用逻辑阵列，还包括利用由至少两个阵列元件之间的金属化层和通路连接形成的额外互连而结合在一起的这两个阵列元件中的每一个阵列元件内的电路拓扑定义的至少一个单元，并且其中所述单元产生所述电路拓扑以实现所述布尔函数、所述混沌函数和所述逻辑函数中的至少一个。
10.根据权利要求7所述的具有可变电路拓扑的通用逻辑阵列，其中所述混沌函数还包括电流镜，所述电流镜产生与Io = Kl (Vinl-VT)2成正比的非线性输出电流(Io)，所述非线性输出电流(Io)与响应于对输入电压(Vinl)的调节的多个不同的逻辑门之一相对应，其中Kl是所述第一组MOSFET器件和所述第二组MOSFET器件中的至少一个的导电常数属性，Vt是所述第一组MOSFET器件和所述第二组MOSFET器件中的至少一个的阈值电压属性。
11.根据权利要求9所述的具有可变电路拓扑的通用逻辑阵列，还包括 P沟道型配置的第三组MOSFET器件和η沟道型配置的第四组MOSFET器件；并且其中所述第三组MOSFET器件和所述第四组MOSFET器件使用所述阵列元件中的金属化层和通路连接中的至少一个相互连接以产生用于实现混沌函数的电路，其中所述混沌函数还包括电流镜，所述电流镜产生与I。= Kl(Vinl-VT)2+K2(Vin2-VT)2成正比的非线性输出电流(Ιο)，所述非线性输出电流(Io)与响应于对输入电压(Vinl)的调节的多个不同的逻辑门之一相对应，其中K2是所述第三组MOSFET器件和所述第四组MOSFET器件中的至少一个的导电常数属性，Vt是所述第三组MOSFET器件和所述第四组MOSFET器件中的至少一个的阈值电压属性。
12.根据权利要求11所述的具有可变电路拓扑的通用逻辑阵列，其中所述电流镜产生与I。= Kl (Vinl-VT)2+K2(Vin2-VT)2成正比的非线性输出电流(Io)，所述非线性输出电流(Io)与多个不同的逻辑门之一相对应，所述逻辑门之一对应于下列中的至少一个 AND 门； NAND 门； OR门； XOR 门； NOR 门； XNOR 门； NOT 门； ONE门；以及 ZERO 门。
13.根据权利要求7所述的具有可变电路拓扑的通用逻辑阵列，其中在由所述多个逻辑门实现的每个函数期间功率消耗基本恒定。
14.根据权利要求13所述的具有可变电路拓扑的通用逻辑阵列，其中在调节所述输入电压(Vinl)和所述输入电压(Vin2)中的至少一个期间所述功率消耗基本恒定。
15.一种电流基本恒定的逻辑电路，包括 第一逻辑映射，其采用输入逻辑电平和布尔逻辑组合以产生布尔逻辑0ΝΕ，从而对于逻辑ONE转变保持电源电流基本恒定；以及 第二逻辑映射，其采用所述输入逻辑电平和所述布尔逻辑组合以产生布尔逻辑ZERO，从而对于逻辑ZERO转变保持电源电流基本恒定， 其中所述逻辑ONE转变和所述逻辑ZERO转变的电源转变电流基本相等。
16.根据权利要求15所述的电流基本恒定的逻辑电路，其中任意输入逻辑电平的电源转变电流基本相等。
17.根据权利要求15所述的电流基本恒定的逻辑电路，还包括 从所述逻辑电路的输出到所述第一逻辑映射和所述第二逻辑映射中的至少一个的反馈路径。
18.根据权利要求15所述的电流基本恒定的逻辑电路，还包括 时钟电路，其独立于是否发生输入转变，选通所述电源电流。
19.根据权利要求16所述的电流基本恒定的逻辑电路，其中利用独立于输入逻辑电平、逻辑ONE转变和逻辑ZERO转变的电源电流实现独立于功率特征的拓扑，以防止通过观测电源电流特性来间接检测信号特性。
20.一种电流基本恒定的逻辑网络，包括 j个逻辑电路的集合，其中每个逻辑电路Hr = I至j)包括第一逻辑映射，其采用第r输入电压和布尔逻辑组合以产生布尔逻辑ONE，从而对于逻辑ONE转变保持电源电流基本恒定；以及 第二逻辑映射，其采用所述第r输入电压和布尔逻辑组合以产生布尔逻辑ZERO，从而对于逻辑ZERO转变保持电源电流基本恒定， 其中所述逻辑ONE转变和所述逻辑ZERO转变的电源转变电流基本相等；并且 其中任意输入逻辑电平的电源转变电流基本相等。
21.根据权利要求20所述的电流基本恒定的逻辑网络，其中利用独立于输入逻辑电平和逻辑ONE转变和逻辑ZERO转变的电源电流实现独立于功率特征的拓扑，以防止通过观测电源电流特性间接检测信号特性。
22.—种数据屏蔽系统，包括 加密屏蔽模块，其被配置为接收具有混沌函数数据的加密掩码以对数据施加掩码，从而形成混沌屏蔽数据； 加密模块，其用于加密所述混沌屏蔽数据以形成加密的混沌屏蔽数据；以及加密解屏蔽模块，其被配置为接收具有所述混沌函数数据的加密掩码以对加密的屏蔽数据施加掩码，从而形成解屏蔽的加密数据。
23.根据权利要求22所述的数据屏蔽系统，还包括 解密屏蔽模块，其被配置为接收具有混沌函数数据的解密掩码，以对加密数据施加掩码，从而形成加密的混沌屏蔽数据； 解密模块，其用于解密所述加密的混沌屏蔽数据，从而形成混沌屏蔽数据；以及解密解屏蔽模块，其被配置为接收具有所述混沌函数数据的解密掩码，以对解密的屏蔽数据施加解屏蔽，从而形成数据。
24.根据权利要求23所述的数据屏蔽系统，其中所述加密掩码和所述解密掩码是不同的值。
全文摘要
公开一种能够产生可作为输入逻辑信号的函数的任何逻辑组合的新颖电路。该电路被描述为2输入逻辑映射电路，但是根据需要可以扩展到3输入或者更多输入。还公开一种具有可变电路拓扑的通用逻辑阵列。该阵列元件中单元之间的金属化层和/或通路互连产生实现布尔函数和/或混沌函数和/或逻辑函数的电路拓扑。这种新颖的电路提供一种在控制信号值与输入-输出映射之间没有明显物理对应性的用于保密应用的电路拓扑。还公开一种功率特征独立于输入信号状态和输出转变的网络。这提供一种在保密应用中防止通过分析功率特征解密数据的非常有用的电路。
文档编号H03K19/173GK102742159SQ201080046672
公开日2012年10月17日 申请日期2010年10月13日 优先权日2009年10月14日
发明者布伦特·A·迈尔斯, 詹姆斯·G·福克斯 申请人:科欧罗基克斯有限公司