专利名称：防mcu或驱动ic故障的同步脉冲控制电路的制作方法
技术领域：
本发明涉及脉冲变换控制领域，具体来说是ー种防MCU或驱动IC故障的同步脉冲控制电路。
背景技术：
目前传统的电子式功率开关，在脉冲驱动源(MCU或驱动IC)出现故障吋，驱动脉冲信号宽度则会受输入级(前级)的影响达到最·大值，即高电平全导通的工作模式，这将使得后级功率开关管处于全占空比导通模式，因电流过大而损坏该功率开关管。图I所示为传统的带三极管倒相放大输入的互补推挽式功率驱动电路。当前级的MCU或驱动IC出现故障时(Utl为全低电平，正常为脉冲宽度可控制的驱动信号)，在此传统型电路中，这ー故障经三极管与互补推挽放大器进行双重放大后，会导致功率开关管进入全导通状态，其D-S之间的导通内阻更是接近为零，造成该功率开关管因电流过大而损坏。图2所示为传统的采用放电电阻的互补推挽式功率驱动电路。如上所述，当前级的MCU或驱动IC出现故障时，通过该互补推挽电路及驱动电阻，同样会造成末端的功率开关管因电流过大而损坏。图3、图4所示为传统的采用运算放大器/比较器同相输入的互补推挽式功率驱动电路。与图I、图2所不同的是，当前级的MCU或驱动IC出现故障时(输出电压Utl为全高电平，正常为脉冲宽度可控制的驱动信号)，此故障高电平经同相输入端送至功率开关管的驱动极，从而使末端的功率开关管因电流过大而损坏。目前解决上述问题主要有以下三种方法一在末端的功率开关管D极(或C扱)上串联ー只大功率限流电阻R9，如图5、图6所示，由于串联了该限流电阻，可防止功率开关管在MCU故障时进入短路状态，从而很好地将其电流保持在功率开关管的安全值以内。但该方案由于增加了固定的大功率电阻负载，串联在主回路中，在一定程度上増加了主回路的功率损耗，因此大大降低了整机的工作效率，且该电阻的阻值随功率的増大，选择难度会相应増大，同吋，电阻本身的发热及体积，也是必须考虑的问题。方法ニ在MCU或驱动IC的输出端外接了一个运算放大器或比较器，根据前级在出现故障时可能出现全高电平或全低电平的问题，可以采用如图7、图8所示方案(全高电平接图7所示的保护电路，全低电平接图8所示的保护电路)，通过运算放大器或比较器的输出端使三极管Q5顺利导通，可将全高或全低的功率开关管故障驱动信号直接拉地，该故障信号被强行拉低到接近零电平，从而使末端的功率开关管因无驱动电平而处于截止状态，此时其D-S相当于开关的断开，从而避免了该功率开关管因故障时的全高电平开通出现电流过大而造成损坏，起到了一定程度的保护作用。但该方案由于对前级故障时的高/低电平只能进行单项选择，当MCU或驱动IC出现故障时，就很难确定其输出特性究竟是高电平还是低电平。故，其使用条件受到了限制，不利于真正解决问题。方法三
在传统的互补推挽式驱动电路中，如图9、图10所示，串接一个隔离用的驱动变压器，当前级MCU或驱动IC出现故障时，输出的全高或全低故障驱动信号因无脉动量(直流值)而无法通过驱动变压器(变压器有通高频阻低频、通交流隔直流的特性)，使末端功率开关管因无驱动信号而处于截止状态，从而可避免以上所述过电流现象的发生，起到了一定程度的保护作用。但该方案因増加了ー个起驱动和隔离作用的变压器，使得整个驱动回路的体积和重量大为增加(当驱动电路工作在低频状态时，变压器因频率低，根据感抗的原理<Xl=2 31 fL>可知，其体积和重量将成倍增加)，成本当然也相应增加，且因驱动信号的频率无法确定，使得变压器的选型同样面临实际的困难。简言之，存在的这两个切实问题使得该方案的使用范围受到了限制，可以说，该方案也未能从根本上解决以上问题。
发明内容
本发明要解决的是现有的防MCU或驱动IC故障的控制电路存在的结构复杂、成本较高、体积较大，且技术可行性差等一系列相关技术问题，提供一种能对输入级的MCU或驱动IC故障进行取样脉冲信号变换及控制的同步脉冲电路。解决上述技术问题所采用的技术方案是防MCU或驱动IC故障的同步脉冲控制电路，包括信号采样电路、同步脉冲转换电路和整形控制信号输出电路，其特征在于所述的采样电路对MCU或驱动IC的输出电压信号进行采样和幅度调整，输出采样电压信号给同步脉冲转换电路；所述的同步脉冲转换电路将带有占空比控制的正常脉冲采样电压信号耦合到整形控制信号输出电路的输入端，同时阻断直流故障电压信号；所述的整形控制信号输出电路包括整形电路、控制电路和ー个箝位ニ极管，所述的整形电路将带有占空比控制的正常脉冲采样耦合电压信号整形后输出给控制电路，控制电路输出高电平，箝位ニ极管截止；当控制电路的输入端为低电平吋，控制电路输出低电平使箝位ニ极管导通，所述的箝位ニ极管将主驱动回路的互补推挽式功率放大电路的控制端箝位于零电位。本发明的防MCU或驱动IC故障的同步脉冲控制电路，当MCU或驱动IC正常工作吋，输出带有占空比控制的正常脉冲电压信号。所述的采样电路对MCU或驱动IC的输出电压信号进行采样和幅度调整，输出采样电压信号给同步脉冲转换电路；所述的同步脉冲转换电路将带有占空比控制的正常脉冲采样电压信号耦合到整形控制信号输出电路的输入端；所述的整形控制信号输出电路将带有占空比控制的正常脉冲采样耦合电压信号整形后，由控制电路输出高电平，箝位ニ极管截止。此时，本发明的防MCU或驱动IC故障的同步脉冲控制电路对主驱动回路的互补推挽式功率放大电路不会产生影响。当MCU或驱动IC出现故障时，输出全高电平或全低电平。当输出为全高电平吋，采样电路对MCU或驱动IC的输出电压信号进行相位变换。因此，无论故障电压为全高电平或全低电平，从采样电路输出的采样电压信号均为低电平。同步脉冲转换电路对直流电压信号阻断，其输出端也为低电平。整形控制信号输出电路输出低电平使箝位ニ极管导通，所述的箝位ニ极管将主驱动回路的互补推挽式功率放大电路的控制端箝位于零电位。
本发明的防MCU或驱动IC故障的同步脉冲控制电路，在不影响整机效率，及不影响整机性能的前提下，通过对前级MCU或驱动IC的工作状态进行同步监测，防止前级发生故障时末级功率开关管进入全占空比导通的短路状态，可使输出的驱动信号锁定在ー个非常安全的范围内，从而解决了非正常原因下出现的MCU或驱动IC故障，避免了该故障导致的炸机等严重电性问题产生。另外，本发明既不需要采用任何隔离驱动变压器，又可应用于各种频率的驱动电路中，且可对输入的高低故障电平进行同步控制。一言以蔽之，本电路发明在技术上具有三大突破点跟随性好，可靠性好、成本低廉。根据本发明，所述的采样电路为纯电阻电路，或者为运算放大器电路、比较器电路、三极管电路、MOSFET电路或者IGBT电路其中的任何一种逻辑控制管电路。根据本发明，所述的同步脉冲转换电路包括脉冲耦合电容。所述的脉冲耦合电容为电解电容或无极性电容，数量为ー个或多个。进一歩地，当同步脉冲转换电路的R C脉冲时间常数大于Ts采样信号脉宽时，所述的脉冲耦合电容两端并联ー个正脉冲续流ニ极管，所述脉冲耦合电容的输出端和地之间串联ー个负脉冲续流ニ极管，并且所述的负脉冲续流·ニ极管的阳极接地。所述的负脉冲续流ニ极管和正脉冲续流ニ极管可有效地阻断低频电压通过。根据本发明，所述的整形控制信号输出电路的整形电路为ー级或多级RC积分电路。根据本发明，所述的整形控制信号输出电路的控制电路为运算放大器电路或比较器电路，或者为三极管电路、MOSFET电路或者IGBT电路其中的任何两个/种逻辑控制管电路的组合。这种结构的控制电路可保证其输入和输出保持同相位状态。
下面结合附图和实施例对本发明作进ー步说明。图I、图2是传统的带三极管倒向放大输入的互补推挽式驱动电路。图3、图4是传统的带运算放大器/比较器输入的互补推挽式驱动电路。图5、图6是在末端功率开关管主回路中増加大功率限流电阻的驱动电路。图7、图8是采用单ー全高/全低故障电平检测或保护的驱动电路。图9、图10是采用串隔离式驱动变压器的互补推挽式驱动电路。图11、图12、图13、图14是本发明采用双运算放大器输入输出的同步脉冲控制电路。图15、图16是本发明采用双晶体三极管输入输出的同步脉冲控制电路。图17、图18是本发明采用单运算放大器和单晶体三极管作为输入输出的同步脉冲控制电路。
具体实施例方式实施例一本发明的实现方案一如图11虚线框中的控制电路所示。本发明的的同步脉冲控制电路包括信号采样电路、同步脉冲转换电路和整形控制信号输出电路。所述的信号采样电路由运算放大器OPAMPl和由电阻Rl、R2、R3和R4组成的外围电路。其中分压电阻R2和R3构成的串联电路给运算放大器OPAMPl的输入负端提供基准电压；电阻Rl —端接MCU或驱动IC的输出端，另一端接运算放大器OPAMPl的输入正端；电阻R4的一端接运算放大器OPAMPl的输出端。所述的同步脉冲转换电路包括脉冲耦合电容Cl，脉冲耦合电容C1的左端接脉冲信号取样的输出端(即电阻R4的另一端)，右端接脉冲整形电路的输入端。其中脉冲耦合电容C1也可以用其他规格的电容替代(含电解电容与无极性电容等)。所述的整形控制信号输出电路包括整形电路、控制电路和一个箝位ニ极管D3。所 述的整形电路为一个由电阻R5、电容C2、电阻R6和电容C3构成的两级RC积分电路。所述的控制电路包括运算放大器0PAMP2和由电阻R7、R8、R9和RlO构成的外围电路，其中分压电阻R9和RlO构成的串联电路给运算放大器0PAMP2的输入负端提供基准电压；电阻R7和R8的一端接运算放大器0PAMP2的输入正端，电阻R7和R8的另一端别连接到第二级积分电路中的电容C3的两端。箝位ニ极管D3的阴极接运算放大器0PAMP2的输出端，阳极接互补推挽式功率放大电路的控制端。当MCU或驱动IC无故障时，在电阻R1的左端将出现带占空比控制的正常脉冲驱动信号，经运算放大器OPAMPl进行取样，由脉冲耦合电容C1耦合到脉冲整形电路的输入端(电容有通高频阻低频、通交流隔直流的特性，Xc=l/2 Ji fC)，再通过电阻R5、电容C2、电阻R6、电容C3组成的双级积分电路送至运算放大器OPAMPl的输入端，故其输出将得到与MCU或驱动IC同步的高电平，箝位ニ极管D3反偏截止，该同步控制电路对正常工作的驱动主回路不会产生影响。当MCU或驱动IC出现故障吋，电阻R1上将检测到ー个故障电平(全高电平或全低电平)，通过运算放大器OPAMPl进行相位检测，送至脉冲耦合电容C1的左端，因脉冲耦合电容C1有通交流隔直流的特性，前级送来的全高或全低直流电平将无法送至后级。同吋，脉冲整形电路因无输入信号而输出低电平，经过运算放大器0PAMP2输出低电平，箝位ニ极管D3导通，将驱动主回路中的互补推挽功率放大电路的输入端拉低至零电平，末级的功率开关管因无驱动信号而处于截止状态，从而起到了同步控制作用。本发明在不影响整机效率和电性的前提下，解决了前级MCU或驱动IC发生故障时末级功率开关管因电流过大随之损坏的问题。简言之，该电路具有跟随性好，可靠性好、成本低廉等优点。在此基础上，当同步脉冲转换电路的R · C脉冲时间常数大于Ts采样信号脉宽吋，所述的脉冲耦合电容C3两端并联ー个正脉冲续流ニ极管D1，所述脉冲耦合电容Cl的输出端和地之间串联一个负脉冲续流ニ极管D2，并且所述的负脉冲续流ニ极管D2的阳极接地。所述的负脉冲续流ニ极管Dl和正脉冲续流ニ极管D2可有效地阻断低频电压通过。实施例ニ參照图12，本实施例是在图11实施例基础上的改进。与图11实施例不同之处在于所述的信号采样电路由电阻R4构成，其余结构与图11实施例相同。实施例三參照图13，本实施例是在图11实施例基础上的改进。与图11实施例不同之处在于所述的整形电路采用ー级RC积分电路，即由电阻R5和电容C2构成，其余结构与图11实施例相同。实施例四
參照图14本实施例是在图13实施例基础上的改进。与图13实施例不同之处在于所述的信号采样电路由电阻R4构成，其余结构与图13实施例相同。实施例五參照图15，本发明的又一实现方案。在本实施方式中，主驱动回路末级的功率开关管控制端采用PNP三极管放电形式。本发明的同步脉冲控制电路包括信号采样电路、同步脉冲转换电路和整形控制信号输出电路。所述的信号采样电路包括三极管Ql和由电阻Rl、R2、R3和R4组成的外围电路。所述电阻Rl的一端接MCU或驱动IC的输出端，另一端接三极管Ql的基极；三极管Ql的集 电极接电阻R2和R4的一端，电阻R2的另一端接电源VCCl。所述的同步脉冲转换电路包括脉冲耦合电容Cl，脉冲耦合电容C1的左端接脉冲信号取样的输出端(即电阻R3的另一端)，右端接脉冲整形电路的输入端。其中脉冲耦合电容ら也可以用其他规格的电容替代(含电解电容与无极性电容等)。当同步脉冲转换电路的R · C脉冲时间常数大于Ts采样信号脉宽吋，所述的脉冲耦合电容C3两端并联ー个正脉冲续流ニ极管Dl，所述脉冲耦合电容Cl的输出端和地之间串联一个负脉冲续流ニ极管D2，并且所述的负脉冲续流ニ极管D2的阳极接地。所述的整形控制信号输出电路包括整形电路、控制电路和一个箝位ニ极管D3。所述的整形电路为一个由电阻R5、电容C2、电阻R6和电容C3构成的两级RC积分电路。所述的控制电路包括三极管Q2、三极管QA、电阻R7、R8和RA。三极管Q2的基极接电阻R6和R7的一端，发射极接电阻R7的另一端、三极管QA的发射极和地，基极接电阻R8和三极管QA的基极；电阻R8的另一端接电阻RA的一端和电源VCCl ;三极管QA的集电极接电阻RA的另一端和箝位ニ极管D3的阴极；箝位ニ极管D3的阳极接互补推挽式功率放大电路的控制端。当MCU或驱动IC出现故障时，在电阻R1上将得到一个全高或全低的直流电平，通过采样三极管Q1倒相后，从其C极输出，因脉冲耦合电容C1有隔直流通交流的特性，该故障直流电平无法通过脉冲耦合电容C1。另外由于正脉冲续流ニ极管D1处于反偏状态，故障高电平也无法通过脉冲续流ニ极管D1送往后级，使三极管Q2的b极因无脉冲整形电路送来的正向电压而处于截止状态，三极管Q2的c极输出高电平，使得控制三极管Qa的b极呈现高电平，三极管Qa导通，其c极为低电平，箝位ニ极管D3导通，将互补推挽功率放大器的输入端拉至接近于零电位，使末级功率开关管因无驱动电压而处于断开状态，从而起到了同步脉冲控制作用，保护了后级电路不至于因电流过大而损坏，其中末级的主功率开关管也可以用三极管、MOSFET, IGBT器件代替。实施例六參照图14，本发明的又ー实施方式。本实施方式与图15的实施方式的不同之处在于其一，主驱动回路末级的功率开关管控制端采用的是电阻放电形式；另ー处是同步控制回路的脉冲整形电路，图15采用了两级RC积分电路，本实施例采用了ー级RC积分电路，其中涉及脉冲变换器的RC积分电路也可用多级进行代替。其余结构与图15的实施方式相同。实施例七參照图17,本发明在图15实施方式基础上改进后的又一实施方式。与图15实施方式不同之处在于采样电路由运算放大器OPAMPl和由电阻R1、R2、R3和R4组成的外围电路。其中分压电阻R2和R3构成的串联电路给运算放大器OPAMPl的输入负端提供基准电压；电阻Rl —端接MCU或驱动IC的输出端，另一端接运算放大器OPAMPl的输入正端；电阻R4的一端接运算放大器OPAMPl的输出端，另一端接脉冲耦合电容Cl的一端。其余结构与图15实施方式相同。同步脉冲控制电路中的输入采样电路和输出控制电路的主控器件也可以采用三极管、MOSTET管及运算放大器(含比较器)进行替代。当MCU或驱动IC工作正常时，受占空比控制的脉冲信号经电阻R1和输入采样电路送至脉冲耦合电容C1的左端，因脉冲耦合电容C1有通高频阻低频，通交流隔直流的特性，此脉冲信号经脉冲耦合电容C1送至脉冲整形电路，输出高电平使箝位ニ极管D3的负端呈现高电平，箝位ニ极管D3截止，对正常工作的主驱动回路不起作用。当MCU或驱动IC工作异常(故障)时，在电阻R1上将得到一个全高或全低的直流电平，通过采样三极管(采样运算放大器或比较器)送至隔直ニ极管C1的左端，因该故障采样信号为全高或全低的直流电平，无法经隔直ニ极管C1送往后级，脉冲整形电路因无法输入信号而输出低电平，输出控制管输出低电平加至箝位ニ极管D3的负端，箝位ニ极管D3处于正偏导通状态，从而将主驱动回路的输入端拉至接近于零电位，末级功率开关管因无驱动信号而处于被动断开状态，相当于开·关的断开，起到了防MCU或驱动IC故障的同步脉冲控制作用，达到了要求的技术指标。实施例八參照图18,本发明在图17基础上改进的又一实施方式。与图17实施方式不同之处在于其一，图17的主驱动回路末级的功率开关管控制端采用PNP三极管放电形式，而本实施方式的主驱动回路末级的功率开关管控制端采用的是电阻放电形式；另ー处是同步控制回路的脉冲整形电路，图17采用了两级RC积分电路，本实施方式则采用了ー级RC积分电路，其中涉及脉冲变换器的RC积分电路也可用多级进行代替。应该理解到的是上述实施例只是对本发明的说明，而不是对本发明的限制，任何不超出本发明实质精神范围内的发明创造，均落入本发明的保护范围之内。
权利要求
1.防MCU或驱动IC故障的同步脉冲控制电路，包括信号采样电路、同步脉冲转换电路和整形控制信号输出电路，其特征在于 所述的采样电路对MCU或驱动IC的输出电压信号进行采样和幅度调整，输出采样电压信号给同步脉冲转换电路； 所述的同步脉冲转换电路将带有占空比控制的正常脉冲采样电压信号耦合到整形控制信号输出电路的输入端，同时阻断直流故障电压信号； 所述的整形控制信号输出电路包括整形电路、控制电路和ー个箝位ニ极管，所述的整形电路将带有占空比控制的正常脉冲采样耦合电压信号整形后输出给控制电路，控制电路输出高电平，箝位ニ极管截止；当控制电路的输入端为低电平时，控制电路输出低电平使箝位ニ极管导通，所述的箝位ニ极管将主驱动回路的互补推挽式功率放大电路的控制端箝位于零电位。
2.如权利要求I所述的防MCU或驱动IC故障的同步脉冲控制电路，其特征在于所述的采样电路为纯电阻电路，或者为运算放大器电路、比较器电路、三极管电路、MOSFET电路或者IGBT电路其中的任何种逻辑控制管电路。
3.如权利要求I所述的防MCU或驱动IC故障的同步脉冲控制电路，其特征在于所述的同步脉冲转换电路包括脉冲耦合电容。
4.如权利要求4所述的防MCU或驱动IC故障的同步脉冲控制电路，其特征在于所述的脉冲耦合电容为电解电容或无极性电容，数量为ー个或多个。
5.如权利要求4所述的防MCU或驱动IC故障的同步脉冲控制电路，其特征在于所述的脉冲耦合电容两端并联ー个正脉冲续流ニ极管，所述脉冲耦合电容的输出端和地之间串联ー个负脉冲续流ニ极管，并且所述的负脉冲续流ニ极管的阳极接地。
6.如权利要求I所述的防MCU或驱动IC故障的同步脉冲控制电路，其特征在于所述的整形控制信号输出电路的整形电路为ー级或多级RC积分电路。
7.如权利要求I所述的防MCU或驱动IC故障的同步脉冲控制电路，其特征在于所述的整形控制信号输出电路的控制电路为运算放大器电路或比较器电路，或者为三极管电路、MOSFET电路或者IGBT电路其中的任何两个逻辑控制管电路的组合。
全文摘要
本发明公开了一种防MCU或驱动IC故障的同步脉冲控制电路，包括信号采样电路、同步脉冲转换电路和整形控制信号输出电路，其特征在于所述的采样电路对MCU或驱动IC的输出电压信号进行采样和幅度调整，输出采样电压信号给同步脉冲转换电路；所述的同步脉冲转换电路将带有占空比控制的正常脉冲采样电压信号耦合到整形控制信号输出电路的输入端，同时阻断直流故障电压信号；所述的整形控制信号输出电路在故障时，将主驱动回路的互补推挽式功率放大电路的控制端箝位于零电位。本电路发明在技术上具有跟随性好，可靠性高，成本低廉的优点。
文档编号H03K5/13GK102684652SQ20121018069
公开日2012年9月19日 申请日期2012年6月4日 优先权日2012年6月4日
发明者方洁苗, 李积明 申请人:浙江榆阳电子有限公司