专利名称：一种多通道梳状滤波器的制作方法
技术领域：
本发明涉及数字信号处理技术领域，尤其涉及一种多通道梳状滤波器。
背景技术：
科技日新月异，由于数字系统的迅猛发展，如今大部分的现代化设备都是使用数字系统进行信号处理。模拟信号需要经过模数转换器(ADCs)转换成数字信号才能在数字系统进行处理和存储。随着移动通信技术的发展，通信用户急剧增加，现代通讯协议中都采用了高速多载波处理技术，这就要求相应的通信产品也具有高速多载波处理能力。数字滤波器广泛用于各种通讯系统，如高清电视，智能手机，电缆调制等。在采用高动态范围和高信噪比的过采样Σ AADC应用中，滤波器扮演了重要角色，如高端音视频传输、WiMAX (全球微波互联接入)接收等。快速增长的高速率和高带宽需求，使传统的滤波器无法工作在高速的时钟频率系统中。例如2G系统中的Σ AADC采样频率需要达到200KHz，3G系统中的Σ Λ ADC采样频率需要达到4MHz，而LTE (Long Term Evolution)系统中的Σ Λ ADC采样频率需要达到40MHz以上，下一代的移动通信技术将对数字信号处理的性能提出更高的要求。梳状滤波器是数字信号处理中经常使用的一种滤波器，不需要乘法单元，存储空间也低于其他FIR (Finite Impulse Response)滤波器,并且容易扩展,这些优点都提高梳状滤波器的实用性和研究价值。通带衰减是梳状滤波器的主要问题之一，通过增加梳状滤波器的阶数，可以锐化梳状滤波器的通带特性。对于传统梳状滤波器，每增加I阶，将增加2个加法器，并且为了保持精度，相应数据位宽也会增加，加法器的速度将下降，面积也将增大。
梳状滤波器在窄频带的低频滤波器实现上有着较高的效率，其主要功能是消除频谱上信号频段以外的噪声，以防止采样后噪声被混入信号频段，常在降频采样(抽取)和升频采样(内插)时通常用做首级滤波器。如图1所示，在降频采样(抽取)中应用，梳状滤波器102紧跟在Σ AADC 101后，作为第一级滤波器，后级使用的半带滤波器103、104用于平滑梳状滤波器通带特性。
发明内容
本发明的目的在于提供一种多通道梳状滤波器，能够工作在数百兆赫兹(MHz)到吉赫兹(GHz)的Σ Λ ADC过采样系统中，可以在进行加减运算前降低工作频率，同时可以支持多个通道的数据进行梳状滤波。实现上述目的的技术方案是一种多通道梳状滤波器，包括依次连接的第二多路选择器(511)、第六抽取器
(506)、第三分量梳状滤波器(510)、第三延时寄存器(512)、第六加法器(508)和第四延时寄存器(513)，其中所述第六抽取器(506 )的抽取率为Ml ；
所述第四延时寄存器(513)的输出端连接所述第六加法器(508)；所述第三分量梳状滤波器(510)包括依次连接的N级级联的第四积分器、第七抽取器(505)和N级级联的第四梳状器，其中所述第七抽取器(505)的抽取率为M2 ；所述第四积分器的输入端连接所述第六抽取器(506)的输出端；所述第四梳状器的输出端连接所述第三延时寄存器(512)的输入端；所述第四积分器包括依次相接的N个第四单级积分器，每个第四单级积分器包括第七加法器(502)和第七D触发器(504)，以及第七D触发器(504)到第七加法器(502)路径上的第三移位寄存器或者第三RAM存储器(509)；所述第四梳状器包括依次相接的N个第四单级梳状器，每个第四单级梳状器包括第四减法器(503)和第八D触发器(504’)，以及第八D触发器(504’)到第四减法器(503)路径上的第四移位寄存器或者第四RAM存储器(509’)；N、Ml和M2均为正整数。上述的多通道梳状滤波器，其中，每个第四单级积分器中第七加法器(502)的输入端作为第四单级积分器的输入端；第七加法器(502)的输出端连接第七D触发器(504);第七D触发器(504)的输出端作为第四单级积分器的输出端，并通过第三移位寄存器或者第三RAM存储器(509)连接第七加法器(502)；每个第四单级梳状器中第八D触发器(504’)和第四减法器(503)各自的输入端相连作为第四单级梳状器的输入端；第八D触发器(504’)的输出端通过第四移位寄存器或者第四RAM存储器(509’)连接第四减法器(503)，第四减法器(503)的输出端作为第四单级梳状器的输出端。上述的多通道梳状滤波器，其中，所述第三、第四移位寄存器或者第三、第四RAM存储器(509、509’ )的总长度为M1*K，K表示通道数。本发明的有益效果是本发明通过分解梳状滤波器传递函数，优化梳状滤波器架构，在不增加面积和复杂度的基础上实现高速梳状滤波器，能够工作在数百兆赫兹(MHz)到吉赫兹AADC过采样系统中，可以在进行加减运算前降低工作频率，从而提高梳状滤波器的整体工作频率，适用于下一代移动通信系统。同时，本发明可以支持多个通道的数据进行梳状滤波，多个分量都为相同的梳状滤波器，结构规则，利于硬件实现时的资源共享，降低硬件资源消耗，节约成本。
图1是梳状滤波器在一种典型应用中的位置框图；图2是传统梳状滤波器，即第一梳状滤波器的结构框图；图3是本发明分解后的梳状滤波器，即第二梳状滤波器的结构框图；图4是本发明优化后的一多通道梳状滤波器，即第三梳状滤波器的结构框图；图5是本发明优化后的另一多通道梳状滤波器，即第四梳状滤波器的结构框图。
具体实施例方式下面将结合附图对本发明作进一步说明。
梳状滤波器的优点有无需乘法器；滤波系数无需存储器；结构规则无需外部时序控制等。缺点是通带性能衰减，需要后级增加滤波器补偿。梳状滤波器的传递函数为
权利要求
1.一种多通道梳状滤波器，其特征在于，包括依次连接的第二多路选择器(511)、第六抽取器(506)、第三分量梳状滤波器(510)、第三延时寄存器(512)、第六加法器(508)和第四延时寄存器(513)，其中 所述第六抽取器(506)的抽取率为Ml ； 所述第四延时寄存器(513)的输出端连接所述第六加法器(508)； 所述第三分量梳状滤波器(510)包括依次连接的N级级联的第四积分器、第七抽取器(505)和N级级联的第四梳状器，其中 所述第七抽取器(505)的抽取率为M2 ； 所述第四积分器的输入端连接所述第六抽取器(506)的输出端；所述第四梳状器的输出端连接所述第三延时寄存器(512)的输入端； 所述第四积分器包括依次相接的N个第四单级积分器，每个第四单级积分器包括第七加法器(502)和第七D触发器(504)，以及第七D触发器(504)到第七加法器(502)路径上的第三移位寄存器或者第三RAM存储器(509)； 所述第四梳状器包括依次相接的N个第四单级梳状器，每个第四单级梳状器包括第四减法器(503)和第八D触发器(504’)，以及第八D触发器(504’)到第四减法器(503)路径上的第四移位寄存器或者第四RAM存储器(509’)；N、Ml和M2均为正整数。
2.根据权利要求1所述的多通道梳状滤波器，其特征在于， 每个第四单级积分器中第七加法器(502)的输入端作为第四单级积分器的输入端；第七加法器(502)的输出端连接第七D触发器(504);第七D触发器(504)的输出端作为第四单级积分器的输出端，并通过第三移位寄存器或者第三RAM存储器(509)连接第七加法器(502)； 每个第四单级梳状器中第八D触发器(504’)和第四减法器(503)各自的输入端相连作为第四单级梳状器的输入端；第八D触发器(504’)的输出端通过第四移位寄存器或者第四RAM存储器(509’)连接第四减法器(503)，第四减法器(503)的输出端作为第四单级梳状器的输出端。
3.根据权利要求1或2所述的多通道梳状滤波器，其特征在于，所述第三、第四移位寄存器或者第三、第四狀1存储器(509、509’)的总长度为祖*1(，1(表示通道数。
全文摘要
本发明公开了一种多通道高速梳状滤波器，通过分解梳状滤波器传递函数，优化梳状滤波器架构，将梳状滤波器分解为呈多相并列结构的梳状滤波器，并利用移位寄存器和RAM存储器，复用梳状滤波器共用一套积分器、梳状器和加减法器。从而在不增加面积和复杂度的基础上实现高速多通道梳状滤波，降低硬件资源消耗，节约成本，可以在进行加减运算前降低工作频率，从而提高梳状滤波器的整体工作频率，适用于下一代移动通信系统。
文档编号H03H17/02GK103066949SQ20121058510
公开日2013年4月24日 申请日期2012年12月28日 优先权日2012年12月28日
发明者潘科, 韩明 申请人:上海贝岭股份有限公司