维持脉冲宽度调制数据集相干性的制作方法
【专利摘要】产生无论用户或系统事件如何均维持脉冲宽度调制PWM数据集相干性的多相位、频率相干PWM信号。通过添加数据缓冲器以在从处理器的数据集更新期间保持并传送新PWM数据来实现PWM数据集相干性。在到所述数据缓冲器的数据集传送完成之后且当下一PWM循环即将开始时，及时将存储于所述数据缓冲器中的数据集传送到作用PWM寄存器以使所述下一PWM循环开始。
【专利说明】维持脉冲宽度调制数据集相干性
【技术领域】
[0001]本发明一般来说涉及脉冲宽度调制(PWM)信号的产生，且更特定来说涉及维持PWM数据集相干性。
【背景技术】
[0002]随着数字开关模式电力供应器(SMPS)电力转换应用变得越来越复杂，用于应用中的PWM输出的数目正快速地增加。此外，界定每一 PWM输出信号的参数正在增加且现在包含工作循环、周期、相位偏移及空载时间。此外，所有此数据需要更新的速率正在增加。最终结果是必须在有限的时间量中计算极大数目个数据值且将数据值从处理器传送到PWM外围设备。因此，存在如下问题:确保在下一 PWM循环开始之前将界定PWM信号数据集的所有所需数据传送到PWM控制器中正变得更困难。如果数据超出PWM循环边界而传送，那么PWM模块的行为可变得不可预测。
【发明内容】
[0003]因此，需要一种用以产生无论用户或系统事件如何均维持脉冲宽度调制(PWM)数据集相干性的多相位、频率相干PWM信号的方式。根据本发明的教示，通过添加数据缓冲器以在从数字处理器的数据集传送期间保持并传送新PWM数据来实现PWM数据集相干性。在到数据缓冲器的数据集传送完成之后且当下一 PWM循环即将开始时，及时将存储于数据缓冲器中的数据集传送到作用PWM寄存器以使下一 PWM循环开始。
[0004]触发器及相关联逻辑控制PWM数据从数据缓冲器到作用PWM数据寄存器(例如，周期、工作循环、相位偏移等)的传送。当处理器已传送所有数据时，由应用程序软件设定触发器。在处理器已设定触发器之后，且当新PWM循环的开始即将开始时，通过“与”门启用触发器的设定输出以命令数据集从数据缓冲器到作用PWM寄存器的传送。一旦实际数据集传送完成，便清空触发器。
[0005]根据本发明的特定实例性实施例，一种用于产生与主时基300同步且维持脉冲宽度调制(PWM)数据集相干性的经相移PWM信号350的PWM产生器302包括:工作循环寄存器310，其存储工作循环值；工作循环计数器314，其具有耦合到产生多个时钟脉冲的时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使工作循环计数值递增；工作循环比较器312，其耦合到所述工作循环寄存器310及所述工作循环计数器314，其中所述工作循环比较器312将所述工作循环计数值与所述工作循环值进行比较且当所述工作循环计数值小于或等于所述工作循环值时产生PWM信号350 ;相位偏移寄存器316，其存储相位偏移值且耦合到所述工作循环计数器314，其中当从主时基300断言PWM循环开始信号348时，将所述相位偏移值加载到所述工作循环计数器314中以变为新工作循环计数值；工作循环缓冲器寄存器320，其耦合到所述工作循环寄存器310，其中所述工作循环缓冲器寄存器320存储新工作循环值；相位偏移缓冲器寄存器318，其耦合到所述相位偏移寄存器316，其中所述相位偏移缓冲器寄存器318存储新相位偏移值；及逻辑，其用于在即将开始下一PWM循环之前产生新数据集信号332 ;其中当断言新数据集信号332时，所述新工作循环值替换所述工作循环值且所述新相位偏移值替换所述相位偏移值。
[0006]根据本发明的另一特定实例性实施例，一种用于产生与主时基300同步且维持脉冲宽度调制(PWM)数据集相干性的多个PWM信号350的系统包括:主时基产生器300，其中所述主时基产生器300包括:主周期寄存器304，其存储主周期值；主周期计数器308，其具有耦合到产生多个时钟脉冲的时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使主计数值递增；主周期比较器306，其耦合到所述主周期寄存器304及所述主周期计数器308，其中所述主周期比较器306将所述主计数值与所述主周期值进行比较，当所述主计数值等于或大于所述主周期值时产生PWM循环开始信号348，且接着将所述主周期计数器308中的所述主计数值复位到零；及多个PWM产生器302，其用于产生与所述PWM循环开始信号348同步且维持PWM数据集相干性的多个PWM信号350，所述多个PWM产生器302中的每一者包括:工作循环寄存器310，其存储工作循环值；工作循环计数器314，其具有耦合到所述时钟的时钟输入且针对所述多个所接收时钟脉冲中的每一者使工作循环计数值递增；工作循环比较器312，其耦合到所述工作循环寄存器310及所述工作循环计数器314，其中所述工作循环比较器312将所述工作循环计数值与所述工作循环值进行比较且当所述工作循环计数值小于或等于所述工作循环值时产生相位偏移相关PWM信号350 ;相位偏移寄存器316，其存储相位偏移值且耦合到所述工作循环计数器314，其中当从所述主时基300断言所述PWM循环开始信号348时，将所述相位偏移值加载到所述工作循环计数器314中以变为新工作循环计数值；工作循环缓冲器寄存器320，其耦合到所述工作循环寄存器310，其中所述工作循环缓冲器寄存器320存储新工作循环值；相位偏移缓冲器寄存器318，其耦合到所述相位偏移寄存器316，其中所述相位偏移缓冲器寄存器318存储新相位偏移值；主周期缓冲器寄存器322，其耦合到所述主周期寄存器304，其中所述主周期缓冲器寄存器322存储新主周期值；及逻辑，其用于在即将开始下一 PWM循环之前产生新数据集信号332 ;其中当断言所述新数据集信号332时，在主周期寄存器304中所述新主周期值替换所述主周期值，且在所述多个PWM产生器302中的每一者中所述新工作循环值替换所述工作循环值且所述新相位偏移值替换所述相位偏移值。
[0007]根据本发明的又一特定实例性实施例，一种用于产生与主时基同步且维持脉冲宽度调制(PWM)数据集相干性的多个PWM信号的方法，所述方法包括以下步骤:将主周期值存储于主周期寄存器304中；针对由主周期计数器308接收的每一时钟脉冲使所述主周期计数器308中的主计数值递增；借助主周期比较器306将所述主计数值与所述主周期值进行比较；当所述主计数值等于或大于所述主周期值时，产生PWM循环开始信号且接着将所述主计数值复位到零；借助所述PWM循环开始信号使多个PWM产生器302同步，其中所述多个PWM产生器302中的每一者产生与所述PWM循环开始信号同步且维持PWM数据集相干性的PWM信号，所述多个PWM产生器302中的每一者的操作包括以下步骤:将工作循环值存储于工作循环寄存器310中；针对由工作循环计数器314接收的每一时钟脉冲使所述工作循环计数器314中的工作循环计数值递增；借助工作循环比较器312将所述工作循环计数值与所述工作循环值进行比较；当所述工作循环计数值小于或等于所述工作循环值时产生相位偏移相关PWM信号；将相位偏移值存储于相位偏移寄存器316中；在接收到所述PWM循环开始信号后即刻将所述相位偏移值加载到所述工作循环计数器314中，其中所述经加载相位偏移值变为新工作循环计数值；将新工作循环值存储于工作循环缓冲器寄存器320中；将新相位偏移值存储于相位偏移缓冲器寄存器318中；将新主周期值存储于主周期缓冲器寄存器322中；在即将开始下一 PWM循环之前产生新数据集信号；当断言所述新数据集信号时，在所述多个PWM产生器302中的每一者中用所述新工作循环值替换所述工作循环值且用所述新相位偏移值替换所述相位偏移值；及当断言所述新数据集信号时，用所述新主周期值替换所述主周期值。
【专利附图】
【附图说明】
[0008]可通过结合随附图式参考以下描述来获得对本发明的更完整理解，图式中:
[0009]图1图解说明典型脉冲宽度调制(PWM)产生器电路；
[0010]图2图解说明多相位PWM信号产生电路的示意性框图，所述多相位PWM信号产生电路具有主时基且用于产生在PWM信号中的每一者之间具有相位偏移的同步PWM信号群组；
[0011]图3图解说明根据本发明的特定实例性实施例的多相位PWM信号产生电路的示意性框图，所述多相位PWM信号产生电路具有用以在其改变期间且及时维持PWM数据集相干性以使下一 PWM循环开始的数据缓冲器及相关联控制逻辑；且
[0012]图4图解说明根据本发明的教示的耦合到数字处理器的图3的多相位PWM信号产生电路的示意性框图。
[0013]尽管易于对本发明作出各种修改及替代形式，但已在图式中展示并在本文中详细描述了本发明的特定实例性实施例。然而，应理解，本文中对特定实例性实施例的描述不打算将本发明限于本文中所揭示的特定形式，而是相反，本发明将涵盖如由所附权利要求书所界定的所有修改及等效形式。
【具体实施方式】
[0014]现在参考图式，其示意性地图解说明实例性实施例的细节。在图式中，相似元件将由相似编号表示，且类似元件将由具有不同小写字母后缀的相似编号表示。
[0015]参考图1，其描绘典型脉冲宽度调制(PWM)产生器电路。PWM产生器电路101包括计时器/计数器102、周期寄存器104、比较器106及工作循环寄存器108。计时器/计数器102从零正数计数直到根据比较器106所确定其达到由周期寄存器104规定的值为止。周期寄存器104含有表示确定PWM周期的最大计数器值的用户所规定值。当计时器/计数器102匹配周期寄存器104中的值时，通过来自比较器106的复位信号清除计时器/计数器102，且循环重复。工作循环寄存器108存储用户所规定工作循环值。每当计时器/计数器102值小于存储于工作循环寄存器108中的工作循环值时，就断言(驱动为高)PWM输出信号120。当计时器/计数器102值等于或大于存储于工作循环寄存器108中的工作循环值时，将PWM输出信号120解除断言(驱动为低)。
[0016]参考图2,其描绘多相位PWM信号产生电路的不意性框图,所述多相位PWM信号产生电路具有主时基且用于产生在PWM信号中的每一者之间具有相位偏移的同步PWM信号群组。所述多相位PWM产生电路包括主时基200及多个PWM产生器101。主时基200包括控制来自PWM产生器IOla到IOln的PWM信号中的每一者的周期的周期寄存器204、周期比较器206及周期计数器202。PWM产生器101中的每一者包括用以确定来自PWM产生器101中的每一者的相应PWM输出信号的相位偏移的相位偏移寄存器212。PWM周期寄存器204、工作循环寄存器108及相位偏移寄存器212分别被编程为针对PWM产生器101中的每一者获得所要操作频率(周期)、工作循环及相位偏移所需的值。局部工作循环计数器102通过来自周期比较器206的PWM循环开始信号248而与主时基200同步。如由周期寄存器204的内容所确定，个别PWM信号输出150可在相位(由相应相位偏移寄存器212确定)上不同但在频率(周期)上相同。为了简化示意性框图，未展示到工作循环计数器102的时钟输入。
[0017]参考图3，其描绘根据本发明的特定实例性实施例的多相位PWM信号产生电路的示意性框图，所述多相位PWM信号产生电路具有用以在其改变期间且及时维持PWM数据集相干性以使下一 PWM循环开始的数据缓冲器及相关联控制逻辑。主时基300包括控制来自PWM产生器302a到302η的PWM信号中的每一者的周期的周期寄存器304、周期比较器306及周期计数器308。周期缓冲器寄存器322添加到主时基300且耦合到周期寄存器304。周期缓冲器寄存器322存储PWM周期的新周期值，且当在相位偏移寄存器316的加载输入处断言加载新数据集信号332时，将所述新周期值传送到周期寄存器304。
[0018]PWM产生器电路302中的每一者包括用以确定来自PWM产生器302中的每一者的相应PWM输出350的相位偏移的相位偏移寄存器316。工作循环寄存器310及相位偏移PWM寄存器316分别被编程为针对PWM输出350中的每一者获得所要工作循环及相位偏移所需的值。工作循环计数器314通过来自周期比较器306的PWM循环开始信号348而与主时基300同步。如由周期寄存器304的内容所确定，个别PWM信号输出150可在相位(由相应相位偏移寄存器316确定)上不同但在频率(周期)上相同。工作循环缓冲器寄存器320及相位偏移缓冲器寄存器318添加到PWM产生器302中的每一者，且分别耦合到工作循环寄存器310及相位偏移寄存器316。工作循环缓冲器寄存器320存储PWM工作循环的新工作循环值，且当在工作循环寄存器310的加载输入处断言加载新数据集信号332时，将所述新工作循环值传送到工作循环寄存器310。相位偏移缓冲器寄存器318存储PWM相位偏移的新相位偏移值，且当在工作循环寄存器310的加载输入处断言加载新数据集信号332时，将所述新相位偏移值传送到相位偏移寄存器316。
[0019]触发器324及相关联逻辑(例如，“与”门326及330以及反相器328)可用以产生控制将PWM数据集从缓冲器寄存器322、320及318分别传送到作用PWM寄存器304、310及316 (周期、工作循环及相位偏移)的加载新数据集信号332。本发明预期且在本发明的范围内，可使用逻辑功能的其它组合来产生加载新数据集信号332，且设计数字逻辑电路的领域的且受益于本发明的技术人员将容易地理解如何进行此操作。当缓冲器寄存器加载完成信号336处于逻辑低时，对触发器324进行复位(即，Q输出处于逻辑低)，且加载新数据集信号332保持处于逻辑低。当缓冲器寄存器加载完成信号336处于逻辑高(表示将新数据集加载到缓冲器寄存器322、320及318中的完成)时，在下一时钟脉冲上设定触发器324 ( S卩，Q输出处于逻辑高)，然而，加载新数据集信号332保持处于逻辑低。直到新PWM循环即将开始时才将在逻辑高处断言开始新PWM循环信号334，借此致使“与”门330在逻辑高处断言加载新数据集信号332。当加载新数据集信号332变为逻辑高时，将新PWM数据集从缓冲器寄存器322、320及318分别传送到作用PWM寄存器304、310及316 (周期、工作循环及相位偏移)，且在下一时钟脉冲处对触发器324进行复位(在其D输入处的逻辑低)。可通过监视周期计数器308中的计数值来确定何时断言开始新PWM循环信号334。或者，可使用加载新数据集信号332的逻辑状态来产生新PWM循环信号334的断言，例如，当在缓冲器寄存器322、320及318中存在可用的新PWM数据集时，在实质上相同时间加载周期寄存器304、工作循环寄存器310及相位偏移寄存器316。为了简化示意性框图，未展示到计数器314的时钟输入。
[0020]参考图4，其描绘根据本发明的教示的耦合到数字处理器的图3的多相位PWM信号产生电路的示意性框图。数字处理器与存储器450可将新PWM数据集发送到缓冲器寄存器322、320及318，产生数据集加载完成信号336及开始新PWM循环信号334。可通过在数字处理器450中运行的应用程序软件起始数据集加载完成信号336及开始新PWM循环信号334。可由数字处理器与存储器450经由信号总线454监视主时基300的状态(例如，计数器308中的周期值)以用于确定新PWM循环何时即将开始。时钟452可具有用于驱动主时基300、数字处理器与存储器450以及PWM产生器302的时钟输入的至少一个时钟输出。为了简化示意性框图，未展示到计数器314的时钟输入。数字处理器可为(举例来说但不限于)微控制器、微处理器、数字信号处理器(DSP)等，且可为单独集成电路或包括本文中上文所描述的PWM产生电路的同一集成电路的部分。
[0021]尽管参考本发明的实例性实施例描绘、描述及界定了本发明的实施例，但此些参考不暗示对本发明的限制，且不应推断出存在此限制。所揭示的标的物能够在形式及功能上具有大量修改、变更及等效形式，熟习相关技术且受益于本发明的技术者将会联想到此些修改、变更及等效形式。本发明的所描绘及所描述实施例仅为实例，且并非对本发明的范围的穷尽性说明。
【权利要求】
1.一种用于产生与主时基(300)同步且维持脉冲宽度调制PWM数据集相干性的经相移PWM信号(350)的PWM产生器(302)，其包括: 工作循环寄存器(310)，其存储工作循环值； 工作循环计数器(314)，其具有耦合到产生多个时钟脉冲的时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使工作循环计数值递增； 工作循环比较器(312)，其耦合到所述工作循环寄存器(310)及所述工作循环计数器(314)，其中所述工作循环比较器(312)将所述工作循环计数值与所述工作循环值进行比较且当所述工作循环计数值小于或等于所述工作循环值时产生PWM信号(350)； 相位偏移寄存器(316)，其存储相位偏移值且耦合到所述工作循环计数器(314)，其中当从主时基(300)断言PWM循环开始信号(348)时，将所述相位偏移值加载到所述工作循环计数器(314)中以变为新工作循环计数值； 工作循环缓冲器寄存器(320)，其耦合到所述工作循环寄存器(310)，其中所述工作循环缓冲器寄存器(320)存储新工作循环值； 相位偏移缓冲器寄存器(318)，其耦合到所述相位偏移寄存器(316)，其中所述相位偏移缓冲器寄存器(318)存储新相位偏移值 '及 逻辑，其用于在即将开始下一 PWM循环之前产生新数据集信号(332)； 其中当断言所述新数据集信号(332)时，所述新工作循环值替换所述工作循环值且所述新相位偏移值替换所述相位偏移值。
2.根据权利要求1 所述的PWM产生器，其中当从所述主时基(300)断言所述PWM循环开始信号(348)时，断言所述新数据集信号(332)。
3.根据权利要求1所述的PWM产生器，其中所述用于产生新数据集信号(332)的逻辑包括: 第一“与”门(326),其具有第一及第二输入以及输出，所述第一输入I禹合到数据集加载完成信号(336)； D触发器(324)，其具有耦合到所述时钟的时钟输入及耦合到所述第一“与”门(326)的所述输出的D输入； 第二“与”门(330)，其具有耦合到所述D触发器(324)的Q输出的第一输入、耦合到开始新PWM循环信号(334)的第二输入及用于产生所述新数据集信号(332)的输出；及反相器，其具有耦合到所述第二“与”门(330)的所述输出的输入及耦合到所述第一“与”门(326)的所述第二输入的输出； 其中当断言所述数据集加载完成信号(336)及所述开始新PWM循环信号(334)两者时，断言所述新数据集信号(332)。
4.根据权利要求3所述的PWM产生器，其进一步包括用于监视所述主时基(300)且产生所述数据集加载完成信号(336)及所述开始新PWM循环信号(334)的数字处理器与存储器(450)ο
5.根据权利要求4所述的PWM产生器，其中所述数字处理器为微控制器。
6.根据权利要求4所述的PWM产生器，其中所述数字处理器为微处理器。
7.根据权利要求4所述的PWM产生器，其中所述数字处理器为数字信号处理器DSP。
8.一种用于产生与主时基(300)同步且维持脉冲宽度调制PWM数据集相干性的多个PWM信号(350)的系统，所述系统包括: 主时基产生器(300)，其中所述主时基产生器(300)包括: 主周期寄存器(304)，其存储主周期值； 主周期计数器(308)，其具有耦合到产生多个时钟脉冲的时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使主计数值递增； 主周期比较器(306)，其耦合到所述主周期寄存器(304)及所述主周期计数器(308)，其中所述主周期比较器(306)将所述主计数值与所述主周期值进行比较，当所述主计数值等于或大于所述主周期值时产生PWM循环开始信号(348)，且接着将所述主周期计数器(308)中的所述主计数值复位到零；及 多个PWM产生器(302)，其用于产生与所述PWM循环开始信号(348)同步且维持PWM数据集相干性的多个PWM信号(350)，所述多个PWM产生器(302)中的每一者包括: 工作循环寄存器(310)，其存储工作循环值； 工作循环计数器(314)，其具有耦合到所述时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使工作循环计数值递增； 工作循环比较器(312)，其耦合到所述工作循环寄存器(310)及所述工作循环计数器(314)，其中所述工作循环比较器(312)将所述工作循环计数值与所述工作循环值进行比较且当所述工作循环计数值小于或等于所述工作循环值时产生相位偏移相关PWM信号(350)； 相位偏移寄存器(316)，其存储相位偏移值且耦合到所述工作循环计数器(314)，其中当从所述主时基(300)断言所述PW`M循环开始信号(348)时，将所述相位偏移值加载到所述工作循环计数器(314)中以变为新工作循环计数值； 工作循环缓冲器寄存器(320)，其耦合到所述工作循环寄存器(310)，其中所述工作循环缓冲器寄存器(320)存储新工作循环值； 相位偏移缓冲器寄存器(318)，其耦合到所述相位偏移寄存器(316)，其中所述相位偏移缓冲器寄存器(318)存储新相位偏移值； 主周期缓冲器寄存器(322)，其耦合到所述主周期寄存器(304)，其中所述主周期缓冲器寄存器(322)存储新主周期值；及 逻辑，其用于在即将开始下一 PWM循环之前产生新数据集信号(332)； 其中当断言所述新数据集信号(332)时，在所述主周期寄存器(304)中所述新主周期值替换所述主周期值，且在所述多个PWM产生器(302)中的每一者中所述新工作循环值替换所述工作循环值且所述新相位偏移值替换所述相位偏移值。
9.根据权利要求8所述的系统，其中当从所述主时基(300)断言所述PWM循环开始信号(348)时，断言所述新数据集信号(332)。
10.根据权利要求8所述的系统，其中所述用于产生新数据集信号(332)的逻辑包括: 第一“与”门(326),其具有第一及第二输入及输出，所述第一输入I禹合到数据集加载完成信号(336)； D触发器(324)，其具有耦合到所述时钟的时钟输入及耦合到所述第一“与”门(326)的所述输出的D输入； 第二“与”门(330)，其具有耦合到所述D触发器(324)的Q输出的第一输入、耦合到开始新PWM循环信号(334)的第二输入及用于产生所述新数据集信号(332)的输出；及 反相器，其具有耦合到所述第二“与”门(330)的所述输出的输入及耦合到所述第一“与”门(326)的所述第二输入的输出； 其中当断言所述数据集加载完成信号(336)及所述开始新PWM循环信号(334)两者时，断言所述新数据集信号(332)。
11.根据权利要求10所述的系统，其进一步包括用于监视所述主时基(300)且产生所述数据集加载完成信号(336)及所述开始新PWM循环信号(334)的数字处理器与存储器(450)。
12.根据权利要求11所述的系统，其中所述数字处理器为微控制器。
13.根据权利要求11所述的系统，其中所述数字处理器为微处理器。
14.根据权利要求11所述的系统，其中所述数字处理器为数字信号处理器DSP。
15.一种用于产生与主时基同步且维持脉冲宽度调制PWM数据集相干性的多个PWM信号的方法，所述方法包括以下步骤: 将主周期值存储于主周期寄存器(304)中； 针对由主周期计数器(308)接收的每一时钟脉冲使所述主周期计数器(308)中的主计数值递增； 借助主周期比较器(306·)将所述主计数值与所述主周期值进行比较； 当所述主计数值等于或大于所述主周期值时，产生PWM循环开始信号且接着将所述主计数值复位到零； 借助所述PWM循环开始信号使多个PWM产生器(302)同步，其中所述多个PWM产生器(302)中的每一者产生与所述PWM循环开始信号同步且维持PWM数据集相干性的PWM信号，所述多个PWM产生器(302)中的每一者的操作包括以下步骤: 将工作循环值存储于工作循环寄存器(310)中； 针对由工作循环计数器(314)接收的每一时钟脉冲使所述工作循环计数器(314)中的工作循环计数值递增； 借助工作循环比较器(312)将所述工作循环计数值与所述工作循环值进行比较； 当所述工作循环计数值小于或等于所述工作循环值时产生相位偏移相关PWM信号； 将相位偏移值存储于相位偏移寄存器(316)中； 在接收到所述PWM循环开始信号后即刻将所述相位偏移值加载到所述工作循环计数器(314)中，其中所述经加载相位偏移值变为新工作循环计数值； 将新工作循环值存储于工作循环缓冲器寄存器(320)中； 将新相位偏移值存储于相位偏移缓冲器寄存器(318)中； 将新主周期值存储于主周期缓冲器寄存器(322)中； 在即将开始下一 PWM循环之前产生新数据集信号； 当断言所述新数据集信号时，在所述多个PWM产生器(302)中的每一者中用所述新工作循环值替换所述工作循环值且用所述新相位偏移值替换所述相位偏移值；及当断言所述新数据集信号时，用所述新主周期值替换所述主周期值。
16.根据权利要求15所述的方法，其中所述产生所述新数据集信号的步骤包括从所述产生所述PWM循环开始信号的步骤产生所述新数据集信号的步骤。
17.根据权利要求15所述的方法，其进一步包括用于提供以下步骤的数字处理器:将所述新主周期值存储于所述主周期缓冲器寄存器(322)中；将所述新工作循环值存储于所述工作循环缓冲器寄存器(320)中；将所述新相位偏移值存储于所述相位偏移缓冲器寄存器(318)中；及产生所述新数据集信号。
18.根据权利要求17所述的方法，其中所述数字处理器为微控制器。
19.根据权利要求17所述的方法，其中所述数字处理器为微处理器。
20.根据权利要 求17所述的方法，其中所述数字处理器为数字信号处理器DSP。
【文档编号】H03K7/08GK103828237SQ201280047557
【公开日】2014年5月28日 申请日期:2012年9月12日 优先权日:2011年9月28日
【发明者】布赖恩·克里斯 申请人:密克罗奇普技术公司