专利名称：一种基于双归一化修正因子的ldpc译码器及译码方法
技术领域：
本发明涉及一种译码器及一种译码方法，尤其涉及一种基于双归一化修正因子的LDPC译码器结构及一种译码方法。
背景技术：
随着人们对通信的更新、更高的要求，无线与移动通信应用的持续快速发展，研究和应用新技术以提高无线通信的频谱利用率，最大限度地利用各种资源，为未来需求提供大容量通信能力，是全球无线通信技术领域的研究热点。LDPC (Low Density Parity Check Code，低密度奇偶校验码，简称 “LDPC”)最早由R.Gallager在1962年提出。但此后长期被人们忽视，直到1996年被Mkay、Neal等人重新“发现”。LDPC码是一种基于稀疏奇偶校验矩阵的分组码，在采用置信传播算法进行译码时能提供约8dB或者更高的编码增益，可以用来大大降低无线设备的发送功率并减少天线尺寸。由于LDPC码具有接近香农极限的优异性能，以及具有译码复杂度低、译码吞吐率高的优点，十分便于硬件实现，这使其逐渐成为研究和应用领域的热点。双归一化修正的译码器结构，其硬件实现复杂度低、译码的误码率性能接近置信传播算法，具有重大的实用意义。但是现有的译码器电路复杂，误码率较高。
发明内容
为了克服上述现有技术的不足，本发明提供一种基于双归一化修正因子的LDPC译码器，包括信道数据存储模块，用于接收信道数据，并将信道数据输入至变量节点外信息数据存储模块及变量运算模块；变量节点外信息数据存储模块，用于接收信道数据及变量运算模块输出的变量节点外信息数据和变量节点比特信息数据；校验运算模块，用于接收变量节点外信息数据和变量节点信息比特数据，并将校验节点外信息数据输出至校验节点外信息数据存储模块，所述校验运算模块将变量节点信息比特数据进行奇偶校验，并将奇偶校验结果输出至输出模块；校验节点外信息数据存储模块，用于接收所述校验运算模块输出的数据并对所述校验运算模块输出的数据进行缓存，所述校验节点外信息数据存储模块将数据输出至所述变量运算模块；所述变量运算模块，用于接收所述校验节点外信息数据存储模块输出数据和所述信道数据存储模块所输出的数据，并产生变量节点外信息数据和变量节点比特信息数据，并将变量节点外信息数据和变量节点比特信息数据输出至所述变量节点外信息数据存储模块；所述输出模块，用于根据所述校验运算单元输出的奇偶校验结果以及迭代次数控制输出变量节点的比特信息数据至电路外部。
本发明的进一步改进为，所述校验运算模块包括多个校验运算单元和两倍于校验运算单元的修正运算单元，所述校验运算单元产生最小值与次小值两个输出，每个校验运算单元与2个所述修正运算单元连接，所述修正运算单元分别完成对所述最小值与所述次小值的修正运算。本发明的进一步改进为，其中连接于校验运算单元的第一个修正单元利用归一化修正因子λ i对所述校验运算单元中计算得出的最小值进行归一化修正，其中第二个修正单元利用归一化修正因子λ 2对所述校验运算单元中计算得出的次小值进行归一化修正，所述最小值与次小值分别经两个修正运算单元修正后产生校验节点外信息数据，所述修正运算单元执行乘法修正或减法修正，或执行基于乘法、减法的修正。本发明的进一步改进为，所述信道数据存储模块在第一次迭代运算中将信道数据输入至所述变量节点外信息数据存储模块及所述变量运算模块，在其他迭代运算中将信道数据输入所述变量运算模块。本发明的进一步改进为，所述变量节点外信息数据存储模块，在第一次迭代运算中接收信道数据存储模块输出的信道数据及所述变量运算模块输出的变量节点外信息数据和变量节点比特信息数据，在其他迭代运算中接收所述变量运算模块输出的变量节点外信息数据和变量节点比特信息数据。本发明的进一步改进为，所述λ P λ 2满足以下公式:
权利要求
1.一种基于双归一化修正因子的LDPC译码器，其特征在于:包括 信道数据存储模块，用于接收信道数据，并将信道数据输入至变量节点外信息数据存储模块及变量运算模块； 变量节点外信息数据存储模块，用于接收信道数据及变量运算模块输出的变量节点外信息数据和变量节点比特信息数据； 校验运算模块，用于接收变量节点外信息数据和变量节点信息比特数据，并将校验节点外信息数据输出至校验节点外信息数据存储模块，所述校验运算模块将变量节点信息比特数据进行奇偶校验，并将奇偶校验结果输出至输出模块； 校验节点外信息数据存储模块，用于接收所述校验运算模块输出的数据并对所述校验运算模块输出的数据进行缓存，所述校验节点外信息数据存储模块将数据输出至所述变量运算模块； 所述变量运算模块，用于接收所述校验节点外信息数据存储模块输出数据和所述信道数据存储模块所输出的数据，并产生变量节点外信息数据和变量节点比特信息数据，并将变量节点外信息数据和变量节点比特信息 数据输出至所述变量节点外信息数据存储模块； 所述输出模块，用于根据所述校验运算单元输出的奇偶校验结果以及迭代次数控制输出变量节点的比特信息数据至电路外部。
2.根据权利要求1所述基于双归一化修正因子的LDPC译码器，其特征在于:所述校验运算模块包括多个校验运算单元和两倍于校验运算单元的修正运算单元，所述校验运算单元产生最小值与次小值两个输出，每个校验运算单元与2个所述修正运算单元连接，所述修正运算单元分别完成对所述最小值与所述次小值的修正运算。
3.根据权利要求2所述基于双归一化修正因子的LDPC译码器，其特征在于:其中连接于校验运算单元的第一个修正单元利用归一化修正因子λ i对所述校验运算单元中计算得出的最小值进行归一化修正，其中第二个修正单元利用归一化修正因子λ 2对所述校验运算单元中计算得出的次小值进行归一化修正，所述最小值与次小值分别经两个修正运算单元修正后产生校验节点外信息数据，所述修正运算单元执行乘法修正或减法修正，或执行基于乘法、减法的修正。
4.根据权利要求1所述基于双归一化修正因子的LDPC译码器，其特征在于:所述信道数据存储模块在第一次迭代运算中将信道数据输入至所述变量节点外信息数据存储模块及所述变量运算模块，在其他迭代运算中将信道数据输入所述变量运算模块。
5.根据权利要求1所述基于双归一化修正因子的LDPC译码器，其特征在于:所述变量节点外信息数据存储模块，在第一次迭代运算中接收信道数据存储模块输出的信道数据及所述变量运算模块输出的变量节点外信息数据和变量节点比特信息数据，在其他迭代运算中接收所述变量运算模块输出的变量节点外信息数据和变量节点比特信息数据。
6.根据权利要求1所述基于双归一化修正因子的LDPC译码器，其特征在于:所述λ1、λ 2满足以下公式:
7.一种使用如权利要求1所述译码器的译码方法，包括缓存信道数据、迭代运算和数据输出三个步骤，其特征在于:所述迭代运算步骤中进一步包括校验运算和变量运算，所述校验运算包括按照校验矩阵计算相关变量节点外信息数据中的最小值与次小值，将所述最小值与次小值的结果分别采用两个归一化修正因子λ JP λ 2进行修正后将结果进行缓存。
8.根据权利要求7所述译码方法，其特征在于:所述校验运算模块包括多个校验运算单元和两倍于校验运算单元的修正运算单元，所述校验运算单元产生最小值与次小值两个输出，每个校验运算单元与2个所述修正运算单元连接，所述修正运算单元分别完成对所述最小值与所述次小值的修正运算，其中连接于校验运算单元的第一个修正单元利用归一化修正因子λ ^寸所述校验运算单元中计算得出的最小值进行归一化修正，其中第二个修正单元利用归一化修正因子λ 2对所述校验运算单元中计算得出的次小值进行归一化修正。所述最小值与次小值分别经两个修正运算单元修正后产生校验节点外信息数据。
9.根据权利要求1所述译码方法，其特征在于:所述信道数据存储模块在第一次迭代运算中将信道数据输入至所述变量节点外信息数据存储模块及所述变量运算模块，在其他迭代运算中将信道数据输入所述变量运算模块。
10.根据权利要求1所述译码方法，其特征在于:所述变量节点外信息数据存储模块，在第一次迭代运算中接收信道数据存储模块输出的信道数据及所述变量运算模块输出的变量节点外信息数据和变量节点比特信息数据，在其他迭代运算中接收所述变量运算模块输出的变量节点外信息数据 和变量节点比特信息数据。
全文摘要
本发明提供一种基于双归一化修正因子的LDPC译码器及译码方法。所述译码器电路包括信道数据存储模块、变量节点外信息数据存储模块、基于双归一化修正因子λ1和λ2的校验运算模块、校验节点外信息数据存储模块、变量运算模块和输出模块，所述译码器采用一种双归一化修正因子λ1和λ2的译码方法，其中第一个修正因子λ1对所述校验运算单元中计算得出的最小值进行归一化修正，其中第二个修正因子λ2对所述校验运算单元中计算得出的次小值进行归一化修正，所述双归一化修正因子λ1和λ2由最小-和算法及置信传播算法中校验节点运算结果的均值计算得出。本发明的译码器在保证电路复杂度不变的前提下，提高了译码器的误码率性能。
文档编号H03M13/11GK103152057SQ201310041628
公开日2013年6月12日 申请日期2013年2月1日 优先权日2013年2月1日
发明者张岩, 陈金雷 申请人:哈尔滨工业大学深圳研究生院