时序电路的制作方法
【专利摘要】一种时序电路包括第一至第九电阻及第一至第五电子开关。所述时序电路可以确保集成南桥芯片输出的第一及第二信号以及输入集成南桥芯片的第三信号之间的时序以确保计算机正常进入或退出深度睡眠状态。
【专利说明】时序电路
【技术领域】
[0001] 本发明涉及一种时序电路。
【背景技术】
[0002] 为了节能，计算机设计有一种深度睡眠状态，在该状态下计算机或服务器的功耗 非常低，集成南桥芯片输出的第一及第二信号以及输入集成南桥芯片的第三信号用于控制 计算机进入或退出深度睡眠状态，所述多个控制信号之间有着严格的时序关系，进入深度 睡眠状态时，第一至第三信号均需要从高电平变为低电平，并且时序上第二信号早于第三 信号，第三信号早于第一信号；退出深度睡眠时，第一至第三信号均需要从低电平变为高电 平，并且时序上第一信号早于第二信号，第二信号早于第三信号。第一信号及第二信号之间 的时序由集成南桥芯片自动控制，而第三信号是由外界输入集成南桥芯片，如果无法保证 第三信号与第一及第二信号之间的时序可能导致计算机或服务器工作异常。
【发明内容】
[0003] 鉴于此，有必要提供一种时序电路用于确保集成南桥芯片输出的第一及第二信号 以及输入集成南桥芯片的第三信号之间的时序，使得计算机正常进入或退出深度睡眠状 态。
[0004] 一种时序电路，包括： 第一至第九电阻； 第一至第五电子开关； 第一至第三信号端以及第一至第二电压输入端；所述第一信号端通过第一电阻连接于 第一电子开关的第一端，第一电子开关的第二端接地，第一电子开关的第三端通过第二电 阻连接于第一电压输入端，第一电子开关的第三端还连接于第二电子开关的第二端，第二 电子开关的第一端通过第三电阻连接于第二信号端，第二电子开关的第三端通过第四电阻 连接于第一电压输入端，第二电子开关的第三端还连接于第三电子开关的第一端，第三电 子开关的第二端接地，第三电子开关的第三端通过第五电阻连接于第一电压输入端，第三 电子开关的第三端还连接于第四电子开关的第二端，第四电子开关的第一端连接于第五电 子开关的第三端，第四电子开关的第三端连接于第三信号端，第四电子开关的第三端还通 过第六电阻连接于第一电压输入端，第五电子开关的第三端通过第七电阻连接于第一电压 输入端，第五电子开关的第二端接地，第五电子开关的第一端通过第八电阻连接于第二电 压输入端，第五电子开关的的第一端还通过第九电阻接地；其中第一至第五电子开关第一 端接收低电平信号时电子开关截止，第一至第五电子开关第一端接收高电平信号时电子开 关导通；当计算机进入深度睡眠状态时，第二电压输入端无电压输出，第二信号端输出低电 平的第二信号，此时第二电子开关截止，第三电子开关导通，第四电子开关导通，集成南桥 芯片通过第三信号端接收低电平的第三信号，间隔一定时间后所述集成南桥芯片通过第一 信号端输出低电平的第一信号；计算机退出深度睡眠状态时，所述集成南桥芯片通过第一 信号端输出高电平的第一信号，此时第一电子开关导通，间隔一定时间后所述集成南桥芯 片通过第二信号端输出高电平的第二信号，此时第二电子开关导通，第三电子开关截止，第 四电子开关截止，集成南桥芯片通过第三信号端接收高电平的第三信号。
[0005] 上述时序电路可以确保集成南桥芯片输出的第一及第二信号以及输入集成南桥 芯片的第三信号之间的时序以确保计算机正常进入或退出深度睡眠状态。
【专利附图】
【附图说明】
[0006] 图1为本发明时序电路较佳实施方式的电路图。
[0007] 主要元件符号说明
【权利要求】
1. 一种时序电路，包括： 南桥芯片，包括第一至第H信号端； 第一至第九电阻； 第一至第五电子开关； 南桥芯片的第一信号端通过第一电阻连接于第一电子开关的第一端，第一电子开关的 第二端接地，第一电子开关的第H端通过第二电阻连接于第一电压输入端，第一电子开关 的第H端还连接于第二电子开关的第二端，第二电子开关的第一端通过第H电阻连接于南 桥芯片的第二信号端，第二电子开关的第H端通过第四电阻连接于第一电压输入端，第二 电子开关的第H端还连接于第H电子开关的第一端，第H电子开关的第二端接地，第H电 子开关的第H端通过第五电阻连接于第一电压输入端，第H电子开关的第H端还连接于第 四电子开关的第二端，第四电子开关的第一端连接于第五电子开关的第H端，第四电子开 关的第H端连接于第H信号端，第四电子开关的第H端还通过第六电阻连接于第一电压输 入端，第五电子开关的第H端通过第走电阻连接于第一电压输入端，第五电子开关的第二 端接地，第五电子开关的第一端通过第八电阻连接于第二电压输入端，第五电子开关的的 第一端还通过第九电阻接地；其中第一至第五电子开关第一端接收低电平信号时电子开 关截止，第一至第五电子开关第一端接收高电平信号时电子开关导通；当计算机进入深度 睡眠状态时，第二电压输入端无电压输出，南桥芯片的第二信号端输出低电平的第二信号， 此时第二电子开关截止，第H电子开关导通，第四电子开关导通，南桥芯片通过第H信号端 接收低电平的第H信号，间隔设定时间后所述南桥芯片的第一信号端输出低电平的第一信 号；计算机退出深度睡眠状态时，所述南桥芯片的第一信号端输出高电平的第一信号，此时 第一电子开关导通，间隔设定时间后所述南桥芯片的第二信号端输出高电平的第二信号， 此时第二电子开关导通，第H电子开关截止，第四电子开关截止，集成南桥芯片的第H信号 端接收高电平的第H信号。
2. 如权利要求1所述的时序电路，其特征在于；所述第一至第五电子开关为NPNH极 管，电子开关第一端对应H极管的基极，电子开关的第二端对应H极管的发射极，电子开关 的第H端对应H极管的集电极。
3. 如权利要求1所述的时序电路，其特征在于：第一至第H信号端均连接至计算机的 集成南桥芯片，所述集成南桥芯片输出第一及第二信号；所述时序电路向所述集成南桥芯 片输入第H信号，所述第一信号为睡眠信号，第二信号为报警信号，第H信号为电源确认信 号，所述第一至第H信号均用于控制计算机进入或退出深度睡眠状态。
4. 如权利要求1所述的时序电路，其特征在于：第一及第二电压输入端均连接至计算 机的主板电源，第一电压输入端连接主板电源的备用电压端3V3_STBY，第二电压输入端连 接主板电源的系统电压端5V_DUAL。
【文档编号】H03K17/296GK104348458SQ201310317149
【公开日】2015年2月11日 申请日期:2013年7月26日 优先权日:2013年7月26日
【发明者】周海清 申请人:鸿富锦精密电子(天津)有限公司, 鸿海精密工业股份有限公司