确定振荡器增益的系统和方法
【专利摘要】一种方法包括基于第一压控振荡器(VCO)的第一频率与第二VCO的第二频率之差生成第一信号。该方法还包括至少部分地基于第一信号来确定第一VCO的增益。
【专利说明】确定振荡器増益的系统和方法
[0001]1.领域
[0002]本公开一般涉及确定振荡器的增益。
[0003]I1.相关技术描述
[0004]技术进步已产生越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线计算设备，诸如便携式无线电话、个人数字助理(PDA)以及寻呼设备。更具体地，便携式无线电话(诸如蜂窝电话和网际协议(IP)电话)可通过无线网络来传达语音和数据分组。此外，许多此类无线电话包括被结合于此的其他类型的设备。例如，无线电话还可包括数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，此类无线电话可处理可执行指令，包括可被用于访问因特网的软件应用，诸如web浏览器应用。由此，这些无线电话可包括显著的计算能力。
[0005]无线电话和其它电子设备中的电路系统可能遭受工艺、电压和温度(PVT)变动。作为示例，压控振荡器(VCO)的性能可能基于PVT状况而变动。具体地，调制解调器的接收机可以包括对PVT变动高度敏感的VCO。可能需要响应于变动(诸如温度升高)在有限的时间段期间校准VCO增益，而在该校准期间不要有伴随的锁相环(PLL)失锁。例如，为了符合宽带码分多址(WCDMA)协议标准，可能需要使用自动增益控制(AGC)在25微秒内校准由移动电话中的温度变动引起的VCO的增益变动。
[0006]PLL的总体性能和可靠性可能受到振荡器(例如，PLL中的压控振荡器(VCO))的增益的影响。例如，如果VCO的增益过于平坦(S卩，对应于调谐电压范围的频率范围很小)，则VCO可能无法提供用于在电子设备中使用的足够频率覆盖余量。相反，如果VCO的增益过于陡峭(即，对应于调谐电压范围的频率范围很大)，则VCO可能经受增大的噪声和不稳定性。另外，VCO增益变动可能会影响频率合成器的动态行为，并因此影响频率合成器的锁定时间和噪声性能。在使用相位两点式调制的极性发射机架构中，VCO增益变动可受取决于无线协议的给定范围所制约。由于在PVT变动上的VCO增益变动是不可避免的，故而需要快速VCO增益校准来补偿VCO增益变动并维持恒定的增益。
[0007]II1.概述
[0008]通过将第一压控振荡器(VCO)的第一频率与第二 VCO的第二频率作比较可以确定第一 VCO的增益。该比较可以按照对应于第一频率与第二频率之差的增量(Λ)频率信号的形式。通过下变频第一频率来生成该增量频率信号以使得第一 VCO能够在更短的时间段内以更高的准确性被校准。该增量频率信号可以周期性地使能计数器，并且该计数器可以对在该增量频率信号的使能部分期间发生的参考时钟信号的数目进行计数。可使用闭合的锁相环(PLL)初始化过程或通过使用开环PLL初始化过程来确定第一 VCO的增益。
[0009]在特定实施例中，一种方法包括基于第一压控振荡器(VCO)的第一频率与第二VCO的第二频率之差来生成第一信号。该方法还包括至少部分地基于第一信号来确定第一VCO的第一增益。
[0010]在另一个特定实施例中，一种装置包括下变频电路，该下变频电路具有第一输入，该第一输入耦合成在第一锁相环(PLL)的压控振荡器(VCO)增益校准期间从第一 PLL的第一VCO接收第一 VCO输出信号。该下变频电路还包括第二输入，该第二输入耦合成从第二VCO接收第二 VCO输出信号。该装置还包括耦合成从下变频电路的输出接收第一信号的频率计数器。第一信号基于第一 VCO输出信号的第一频率与第二 VCO输出信号的第二频率之差。该频率计数器进一步配置成生成计数器输出，该计数器输出与第一频率和第二频率之差成比例。
[0011]由至少一个所公开的实施例提供的一个特定优点是使用自动增益控制(AGC)来快速(诸如根据宽带码分多址(WCDMA)协议在25微秒(μ s)的时间段内)校准VCO的增益的能力。本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括下述章节:附图简述、详细描述以及权利要求书。
[0012]IV.附图简述
[0013]图1是能操作以确定振荡器的增益的系统的特定解说性实施例的框图；
[0014]图2是能操作以确定振荡器的增益的系统的另一个特定解说性实施例的框图；
[0015]图3是解说能操作以使用闭环初始化来确定振荡器的增益的系统的特定阶段的框图；
[0016]图4是解说图3的系统的另一阶段的框图；
[0017]图5是解说图3的系统的另一阶段的框图；
[0018]图6是解说图3的系统的另一阶段的框图；
[0019]图7是解说能操作以使用开环初始化来确定振荡器的增益的系统的特定阶段的框图；
[0020]图8是解说图7的系统的另一阶段的框图；
[0021]图9是解说图7的系统的另一阶段的框图；
[0022]图10是图1的系统的下变频电路的特定解说性实施例的框图，该电路包括D型触发器(DFF)；
[0023]图11是图1的系统的另一个特定解说性实施例的框图，该实施例包括逻辑门下变频电路；
[0024]图12是图1的系统的另一个特定解说性实施例的框图，该实施例包括混频器下变频电路；
[0025]图13是确定振荡器的增益的方法的特定实施例的流程图；
[0026]图14是使用闭环初始化来确定振荡器的增益的方法的特定实施例的流程图；
[0027]图15是使用闭环初始化来确定振荡器的增益的方法的另一个特定实施例的流程图；
[0028]图16是使用开环初始化来确定振荡器的增益的方法的特定实施例的流程图；以及
[0029]图17是包括能操作以确定振荡器的增益的系统的无线设备的框图。
[0030]V.详细描述
[0031]参考图1，示出了能操作以确定振荡器的增益的系统100的特定解说性实施例。系统100包括第一锁相环(PLL) 110、第二 PLL 120、下变频电路130和频率计数器140。第一PLL 110包括第一压控振荡器(VCO) 112，而第二 PLL 120包括第二 VCO 122。第一 VCO 112的输出105耦合至下变频电路130的第一输入，而第二 VCO 122的输出107耦合至下变频电路130的第二输入。下变频电路130的输出109耦合至频率计数器140的输入。
[0032]第一 PLL 110配置成接收具有参考频率(FMf)的参考信号102。第一 VCOl 12配置成生成具有VCO频率(Fvro)的VCO输出信号105。VCO输出信号105被提供给下变频电路130的第一输入。
[0033]第二 PLL 120可以在可重用合成器电路中。第二 PLL 120配置成接收具有参考频率(Fref)的参考信号102。第二 VCO 122配置成生成具有第二频率(F2)的第二 VCO输出信号107。第二 VCO输出信号107被提供给下变频电路130的第二输入。第二 VCO输出信号107的第二频率(F2)可以等于或约等于参考频率(F2~ FMf)。例如，第二频率(F2)可在参考频率(Fref)的百万分之一(ppm)以内。
[0034]下变频电路130配置成在第一输入处接收VCO输出信号105并在第二输入处接收第二 VCO输出信号107。下变频电路130配置成基于VCO输出信号105的VCO频率(Fvcq)与第二 VCO输出信号107的第二频率(F2)之差来生成增量频率信号109。在特定实施例中，下变频电路130可以包括D型触发器(DFF)，诸如关于图10所描述的。例如，下变频电路可以包括高速DFF。在替换实施例中，下变频电路130可以包括异或(XOR)门或混频器，诸如分别关于图11和12所描述的。增量频率信号109被提供至频率计数器140的输入。
[0035]频率计数器140配置成接收增量频率信号109并且至少部分地基于增量频率信号109来生成计数器输出信号188。例如，增量频率信号109或其使能部分(例如，对应于当增量频率信号109向频率计数器140的使能输入提供逻辑高信号时)可以使能频率计数器140。频率计数器140可通过对在使能部分期间发生的参考时钟的循环数目进行计数来生成计数器输出信号188。
[0036]在操作期间，系统100可经受初始化过程。例如，第一 PLL 110接收具有参考频率(Fref)的参考信号102，且第一 VCO 112输出具有初始频率(Fint)的VCO输出信号105。第二PLL 120接收具有参考频率(U的参考信号102，且第二 VCO 122输出具有第二频率(F2)的第二 VCO输出信号107。下变频电路130接收具有初始频率(Fint)的VCO输出信号105并接收第二 VCO输出信号107。下变频电路130基于VCO输出信号105的初始频率(Fint)与第二 VCO输出信号107的第二频率(F2)之差来生成增量频率信号109。频率计数器140响应于接收到增量频率信号109而生成计数器输出信号188。该初始化过程可以如关于图3-6所述是闭环的或者如关于图7-9所述是开环的。
[0037]在初始化过程之后，可以向第一 VCO 112应用变化，这可以改变VCO输出信号105的频率。例如，如关于图2-9更详细描述的，可以向第一 VCO 112施加电压，这可将VCO输出信号105的频率从初始频率(Fint)改变成第一频率(F)。VCO输出信号105被提供给下变频电路130，且下变频电路130基于VCO输出信号105的第一频率(F1)与第二 VCO输出信号107的第二频率(F2)之差(例如，F1-F2)来生成增量频率信号109。频率计数器140响应于接收到增量频率信号109而生成计数器输出信号188。
[0038]初始化过程之后计数器输出信号188的变化可以对应于第一 VCO 112的VCO增益。例如，第一 VCO 112的VCO增益可以被确定成第一 VCO 112处的频率变化除以施加到第一VCO 112的电压的变化。VCO增益确定过程可在对应于不同VCO频率的不同VCO调谐电压处被重复(例如，多点校准)以用于更大频率范围上的校准覆盖，其中所确定的第一 VCO112的增益是通过对每一个所使用的VCO调谐电压的增益取平均而算出的。VCO增益可以被用来校准第一 VCO 112。
[0039]将领会，使用第一 VCO 112的第一频率(F1)与第二 VCO 122的第二频率(F2)之差来确定第一 VCO 112的增益可以导致相比于直接测量第一频率(F1)而言具有提高的准确性的更快的校准过程。例如，使用第一频率(F1)与第二频率(F2)之差(其中(F2^Frrf))可允许自动增益控制器(AGC)电路(未示出)使用单个测量将第一频率(F1)与参考频率(Fref)作比较，而不是在第一测量中测量第一频率(F1)并在第二测量中测量参考频率(U。随着测量的数目增加，由于PVT效应之故，出错的机会可能增加。还将领会，使用两步校准技术可以减小或移除由改变施加到第一 VCO 112的电压所引起的第一 PLL 110的相位累积。例如，将施加到第一 VCO 112的初始电压增加一偏移电压达第一时间段(T1)可导致第一 PLL的相位累积。将施加到第一 VCO的初始电压减小该偏移电压达约等于第一时间段的第二时间段(T2)(即，T产T2)可以减小由增加初始电压所导致的相位累积的幅度。
[0040]参考图2，示出了能操作以确定振荡器增益的系统200的特定解说性实施例。系统200包括第一 PLL 110、第一 VCO 112、第二 PLL 120、第二 VCO 122和频率计数器140。系统200还包括D型触发器(DFF) 230。DFF 230可以在图1的下变频电路130内。
[0041]第一 PLL 110可以包括相位频率检测器(PFD) 208、电荷泵(CP) 214、低通滤波器(LPF) 216、第一 VCO 112和分频器218。具有参考频率(FMf)的参考信号102在相位频率检测器208的第一输入处被接收，且第一 PLL 110的反馈信号211在相位频率检测器208的第二输入处被接收。相位频率检测器208配置成基于参考信号102与反馈信号211之间的相位差来向电荷泵214提供信号。电荷泵214配置成向低通滤波器216提供调谐电压。低通滤波器216配置成滤除调谐电压的高频分量以生成经滤波的调谐电压。低通滤波器216向第一 VCO 112提供经滤波的调谐电压。
[0042]高通调制电路204配置成向数模转换器(DAC) 206提供数字调制数据。DAC 206配置成将数字调制数据转换成被提供给第一 VCO 112的模拟信号(例如，电压)。低通调制电路226配置成向Λ-Σ累积器224提供数字调制数据。Λ-Σ累积器224配置成接收信道频率控制信号228连同由低通调制电路226提供的数字调制数据，并且生成要提供给分频器218的模拟信号。第一 VCO 112配置成将具有VCO频率(Fvro)的VCO输出信号105提供给第一 PLL 110的分频器218，以及提供给DFF 230的时钟输入。
[0043]第二 PLL 120配置成接收具有参考频率(FMf)的参考信号102。第二 VC0122配置成将具有第二频率(F2)的第二 VCO输出信号107提供给DFF 230的数据输入。
[0044]DFF 230配置成在时钟输入处接收VCO输出信号105并在数据输入处接收第二VCO输出信号107。DFF 230进一步配置成响应于接收到VCO输出信号105和第二 VCO输出信号107而生成增量频率信号109。
[0045]增量频率信号109可以对应于VCO输出信号105的VCO频率(Fvaj)与第二 VCO输出信号107的第二频率(F2)之差。例如，具有VCO频率(Fvco)的VCO输出信号105在DFF230的时钟输入处被接收，而具有第二频率(F2)的第二 VCO输出信号107在DFF 230的数据输入处被接收。在特定实施例中，在时钟输入处的每一个高边沿时钟脉冲上(响应于VCO输出信号105)，DFF230对第二 VCO输出信号107采样。DFF 230将第二 VCO输出信号107的所采样的数字电压电平传递到DFF 230的输出，直至时钟输入处的下一个高边沿时钟脉冲。如果VCO输出信号105的VCO频率(Fvaj)与第二 VCO输出信号107的第二频率(F2)相匹配，则DFF 230的数据输入在每一个高边沿时钟脉冲处将是恒定的，这可导致DFF 230的输出产生具有零脉冲的信号(例如，增量频率信号109)。因为DFF 230的输入在每一个高边沿时钟脉冲上(即，当DFF 230被使能时)被提供给DFF 230的输出，故而在DFF 230的输出处产生的信号可具有零脉冲。如果每当DFF 230被使能时DFF 230的数据输入对相同的数字电压电平采样，则DFF 230的输出将由于DFF 230的本性而相同(即，没有导致脉冲的变化)。替换地，如果VCO输出信号105的VCO频率(Fvaj)不匹配于第二 VCO输出信号107的第二频率(F2)，则DFF 230的输出可以产生所具有的频率对应于VCO频率(Ftcq)与第二频率(F2)之差(S卩，Fvco-F2)或与VCO频率(Fvcq)和第二频率(F2)之差成比例的信号。
[0046]频率计数器140耦合成在第一计数器输入处接收增量频率信号109而在第二计数器输入处接收参考时钟信号242。可以在频率计数器140的计数使能输入处接收增量频率信号109，并且可以在频率计数器140的信号输入处接收参考时钟信号242。频率计数器140配置成生成计数器输出信号188，该计数器输出信号188与VCO频率(FvJ和第二频率(F2)之差成比例。计数器输出信号188对应于在增量频率信号109的使能部分(例如，半个周期)内发生的参考时钟信号242的循环数目。增量频率信号109的使能部分对应于频率计数器140的计数使能时间(例如，增量频率信号109的周期内该增量频率信号109使能频率计数器140的时间区间)。例如，当增量频率信号109的使能部分减小时，计数使能时间减小，这可以对应于第一 VCO 112的升高的增益。结果，在计数使能时间期间计数出的参考时钟信号242的循环数目减小。替换地，当增量频率信号109的使能部分增加时，计数使能时间增加。结果，在计数使能时间期间计数出的参考时钟信号242的循环数目增加，这可对应于第一 VCO 112的减小的增益。
[0047]在操作期间，系统100可经受初始化过程。例如，第一 PLL 110接收具有参考频率(Fref)的参考信号102，且第一 VCO 112输出具有初始频率(Fint)的VCO输出信号105。第二PLL 120接收具有参考频率(U的参考信号102，且第二 VCO 122输出具有第二频率(F2)的第二输出信号107。下变频电路130接收具有初始频率(Fint)的VCO输出信号105并接收第二 VCO输出信号107。下变频电路130基于VCO输出信号105的初始频率(Fint)与第二 VCO输出信号107的第二频率(F2)之差来生成信号(例如，增量频率信号109)。频率计数器140响应于接收到增量频率信号109而生成计数器输出信号188。
[0048]在初始化过程之后，可以向第一 VCO 112应用变化，这可以改变第一 VCO输出信号112的频率。例如，高通调制电路204可以向DAC 206提供数字调制数据，该数字调制数据表示偏移电压。DAC 206将数字调制数据转换成模拟电压信号并且向第一 VCO 112施加该模拟电压信号，这将VCO输出信号105的频率从初始频率(Fint)改变成第一频率(F1)。VCO输出信号105被提供给下变频电路130，且下变频电路130基于VCO输出信号105的第一频率(F1)与第二 V⑶输出信号107的第二频率(F2)之差(例如,F1-F2)来生成增量频率信号109。频率计数器140响应于接收到经修改增量频率信号109而生成计数器输出信号188。
[0049]在特定实施例中，自动增益控制器(AGC)电路(未示出)基于来自初始化过程的计数器输出信号188和对应于经修改增量频率信号109的计数器输出信号188来确定第一VCO 112的增益。第一 VCO 112的增益对应于第一频率(F1)与初始频率(Fint)之差除以由来自DAC 206的模拟电压信号施加到第一 VCO 112的电压的变化。例如，来自初始化过程的计数器输出信号188可以对应于与第二频率(F2)相比的初始频率(Fint)，并且对应于经修改增量频率信号109的计数器输出信号188可以对应于与第二频率(F2)相比的第一频率(F1)。AGC电路可以比较这两个计数器输出信号188以确定第一 VCO 112的频率变化。AGC电路可通过将该频率变化除以施加到第一 VCO 112的电压的变化来确定第一 VCO 112的增益。
[0050]第一 VCO 112的增益确定操作可使用闭环初始化过程或开环初始化过程来执行。参考图3-6解说闭环初始化过程的示例。参考图7-9解说开环初始化过程的示例。
[0051]参考图3，示出了能操作以使用闭环初始化来确定振荡器增益的系统300的特定解说性实施例。系统300解说增益确定操作的特定阶段。系统300包括第一 PLL 110、第一VCO 112、第二 PLL 120、第二 VCO 122, DFF 230 和频率计数器 140。
[0052]第二 PLL 120可以包括第二相位频率检测器(PFD) 308、第二电荷泵(CP) 314、第二低通滤波器(LPF) 316、第二 VCO 112和第二分频器318。具有参考频率(FMf)的参考信号102在第二相位频率检测器308的第一输入处被接收，且第二 PLL 120的反馈信号311在第二相位频率检测器308的第二输入处被接收。第二相位频率检测器308配置成基于参考信号102与反馈信号311之间的相位差来向第二电荷泵314提供信号。第二电荷泵314配置成向第二低通滤波器316提供调谐电压。第二低通滤波器316配置成滤除调谐电压的高频分量以生成经滤波的调谐电压。第二低通滤波器316向第二 VCO 122提供经滤波的调谐电压。
[0053]在操作期间，系统300可经受闭环初始化过程。在闭环初始化过程期间，相位频率检测器208接收具有参考频率(Fm)的参考信号102并且从分频器218接收反馈信号211。相位频率检测器208基于参考信号102与反馈信号211之间的相位差来向电荷泵214提供信号。电荷泵214向低通滤波器216提供调谐电压，并且低通滤波器216滤除调谐电压的高频分量以生成调谐电压(Vtune) 313。低通滤波器216向第一 VCO 112提供经滤波的调谐电压(Vtune) 313。
[0054]初始电压(Dtl) 302被施加到第一 VCO 112。例如，图2的高通调制电路204可以向图2的DAC 206提供数字调制数据。DAC 206可以将数字调制数据转换成模拟电压信号(即，初始电压(Dtl) 302)并且向第一 VCO 112提供该模拟电压信号。响应于接收到初始电压(Dtl) 302和经滤波的调谐电压(Vtune) 313，第一 VCO 112可以被粗略地锁定到初始频率(Fint) ο第一 VCO 112可响应于被粗略锁定到初始频率(Fint)而生成具有初始频率(Fint)的初始VCO输出信号305。在特定实施例中，初始频率(Fint)可以等于或约等于参考频率(U。例如，初始频率(Fint)可以在参考频率(Fref)的Ippm以内。初始VCO输出信号305可以对应于图1的VCO输出信号105。第一 VCO 112将具有初始频率(Fint)的初始VCO输出信号305提供给DFF 230的时钟输入以及提供给第一 PLL 110的分频器218。
[0055]第二相位频率检测器308接收具有参考频率(Fief)的参考信号102并且从第二分频器318接收反馈信号311。第二相位频率检测器308基于参考信号102与反馈信号311之间的相位差来向第二电荷泵314提供信号。第二电荷泵314向第二低通滤波器316提供调谐电压，并且第二低通滤波器316滤除该调谐电压的高频分量以生成经滤波的调谐电压。低通滤波器316向第二 VCO 122提供经滤波的调谐电压。
[0056]响应于接收到经滤波的调谐电压，第二 VCO 122可以被粗略地锁定到第二频率(F2)。第二 VCO 112响应于被粗略锁定到第二频率(F2)而生成具有第二频率(F2)的第二VCO输出信号107。在特定实施例中，第二频率(F2)可以等于或约等于参考频率(Fm)。第二 VCO 122可以将第二 VCO输出信号107提供给DFF 230的数据输入以及提供给第二 PLL120的第二分频器318。在特定实施例中，第二频率(F2)可以等于或约等于初始频率(Fint)。例如，初始频率(Fint)可以在参考频率(F,rf)的百万分之一(ppm)以内并且在第二频率(F2)的百万分之一(ppm)以内。
[0057]DFF 230基于初始VCO输出信号305的初始频率(Fint)与第二 VCO输出信号107的第二频率(F2)之差来生成增量频率信号109。DFF 230向频率计数器140的计数使能输入提供增量频率信号109。频率计数器140生成计数器输出信号388，该计数器输出信号388与初始频率(Fint)和第二频率(F2)之差成比例。增量频率信号109的使能部分(或半个周期)对应于频率计数器140的计数使能时间。
[0058]与完成实现更准确锁定的精细锁定操作相比，将第一 VCO 112粗略锁定到在参考频率(Fref)的Ippm以内并在第二频率(F2)的Ippm以内的初始频率减小了第一 PLL 110和第二 PLL 120的锁定时间。计数器输出信号388提供一基线值，该基线值可以被用来与作为改变提供给第一 VCO 112的电压(例如，除DJ02外的其他电压)的结果而生成的其它值作比较，如图4-6所述。
[0059]参考图4，系统400的框图解说图3的系统的增益确定操作的另一阶段。例如，系统400解说在初始化之后基于偏移电压(AD) 403确定第一 VCO增益的配置。系统400包括第一 PLL 110、第一 VCO 112、第二 PLL 120、第二 VCO 122、DFF 230 和频率计数器 140。
[0060]在操作期间，第二 PLL 120以与上述方式类似的方式接收具有参考频率(F,ef)的参考信号102并且将具有第二频率(F2)的第二 VCO输出信号107提供给DFF 230的数据输入。
[0061]第一 PLL 110被解锁(S卩，断开)成开环配置。解锁第一 PLL 110包括断开第一PLL 110对于相位频率检测器208的输入的反馈路径211。断开反馈路径211可以禁用对相位频率检测器208的环路反馈。另外，施加到第一 VCO 112的初始电压(Dtl) 302被增加偏移电压(AD)403达第一计数时间！\。例如，图2的高通调制电路204可以向图2的DAC206提供数字调制数据。DAC 206可以将该数字调制数据转换成模拟电压信号(即，初始电压(DQ)302+偏移电压(AD)403)并且向第一 VCO 112提供该模拟电压信号。
[0062]响应于将初始电压(Dtl) 302增加偏移电压(AD)403，第一 VCO 112的频率从初始频率(Fint)改变成第一频率汜)。第一 VCO 112生成具有第一频率(F1)的第一 VCO输出信号405并将其提供给DFF 230的时钟输入。第一 VCO输出信号405可以对应于图1的VCO输出信号105。
[0063]DFF 230基于第一 VCO 112的第一频率(F1)与第二 VCO 122的第二频率(F产Fref)之间的频率差(AF1=F1-Fm)生成第一信号409。第一信号409可以与第一 VCO 112响应于初始电压(Dtl) 302增加了偏移电压(AD) 403的第一频率变化相对应。DFF 230向频率计数器140的计数使能输入提供第一信号109。频率计数器140基于第一信号409的频率差(AF1=F1-Fref)对所发生的参考时钟信号242的循环数目进行计数，并且基于该计数生成计数器输出信号488。在特定实施例中，频率计数器140可以在频率计数器140的单个使能部分上对参考时钟信号242的循环数目进行计数。在替换实施例中，频率计数器140可以在频率计数器140的多个使能部分上对参考时钟信号242的循环数目进行计数。AGC电路(未示出)可以基于循环总数除以使能部分的总数来计算参考时钟242的平均循环数目。
[0064]可以至少部分地基于第一信号409来确定第一 VCO 112的第一增益KV1。例如，第一增益Kvi可以被确定为第一 VCO 112处频率的变化(SlF1-Fint)除以电压变化(AD) 403:Kvi= (AF^Fref-Fint)ZADo第一增益Kvi可以由AGC电路基于将图3的计数器输出信号388的值与图4的计数器输出信号488的值进行比较来确定。在发射机的信号路径增益转换期间可以确定(或估计)第一增益KV1。例如，第一 VCO 112可以在移动电话的发射机内，而第一增益Kvi可以在该移动电话处的呼叫期间被确定。
[0065]参考图5，系统500的框图解说了图3的系统的增益确定操作的另一阶段。例如，系统500解说在初始化之后基于电压偏移(AD) 403来确定第二 VCO增益的配置。系统500包括第一 PLL 110、第一 VCO 112、第二 PLL 120、第二 VCO 122,DFF 230 和频率计数器 140。
[0066]在操作期间，第二 PLL 120以与上述方式类似的方式接收具有参考频率(F,ef)的参考信号102并且将具有第二频率(F2)的第二 VCO输出信号107提供给DFF 230的数据输入。
[0067]施加到第一 VCO 112的初始电压(Dtl) 302被减小偏移电压(AD) 403达第二计数时间τ2。在特定实施例中，第二计数时间T2可以具有等于或约等于第一计数时间T1的持续时间的持续时间。例如，图2的高通调制电路204可以向图2的DAC 206提供数字调制数据。DAC 206可以将数字调制数据转换成模拟电压信号(S卩，初始电压(Dtl) 302 -偏移电压(AD) 403)并且将该模拟电压信号提供给第一 VCO 112。响应于将初始电压(Dtl) 302减小偏移电压(AD) 403，第一 VCO 112的频率从初始频率(Fint)改变成第三频率(F3)。第一 VCO112生成具有第三频率(F3)的第三VCO输出信号505并将其提供给DFF 230的时钟输入。第三VCO输出信号505可以对应于图1的VCO输出信号105。
[0068]DFF 230基于第一 VCO 112的第三频率(F3)与第二 VCO 122的第二频率(F产Fref)之间的频率差(AF2= F3-F2)生成第二信号509。第二信号509可以与第一 VCO 112响应于初始电压(Dtl) 302被减小了偏移电压(AD) 403的第二频率变化相对应。DFF 230向频率计数器140的计数使能输入提供第二信号509。频率计数器140基于第二信号409的频率差(AF2= F3-Fref)对所发生的参考时钟信号242的循环数目进行计数并且基于该计数生成计数器输出信号588。
[0069]可以至少部分地基于第二信号509来确定第一 VCO 112的第二增益KV2。例如，第二增益Kv2可以被确定为第一 VCO 112处频率的变化(gp，F3-Fint)除以电压变化(AD) 403:Kv2= (AF2+Fref-Fint)/ADo第二增益Kv2可以基于将图3的计数器输出信号388的值与图5的计数器输出信号588的值进行比较来确定。可以基于第一增益Kv2和第二增益Kv2来确定第一 VCO 112的VCO增益。例如，可以通过对第一增益Kv2和第二增益K V2取平均来计算第一 VCO 112的VCO增益。
[0070]将领会，基于减小初始电压来确定第二增益Kv2可以减小或移除图4中所描绘的阶段中由增加初始电压引起的第一 PLL 110的相位累积。还将领会，使用第二 VCO 122的第二频率(F2)来确定第二增益可以导致在校准时间适度增长的情况下更准确的校准过程。例如，可由AGC电路根据WCDMA协议在25微秒的自动增益控制转换周期内确定多点校准的多个增益值。
[0071]参考图6，系统600的框图解说图3的系统的增益确定操作的另一阶段。例如，系统600解说在完成校准过程之后恢复操作的配置。系统600包括第一 PLL 110、第一 VCO112、第二 PLL 120、第二 VCO 122、DFF 230 和频率计数器 140。
[0072]在操作期间，在确定第一 VCO 112的VCO增益之后，第二 PLL 120可以被关闭或被重新分派任务以恢复非校准操作。初始电压(Dtl) 302被提供给第一 VCO 112。第一 PLL 110的反馈路径211被闭合并且第一 VCO 112被精细调谐并被锁定在参考频率(FMf)的0.1ppm以内。第一 VCO 112生成被锁定到参考频率(Fref)的VCO输出信号606。
[0073]将领会，通过计出第一 VCO 112和第二 VCO 122的频率差来确定第一 VCO 112的第一 VCO增益可以导致相比于直接测量第一 VCO 112的第一频率(F1)而言更快且更准确的校准过程。使用闭环初始化过程并将初始电压(Dtl) 302增加偏移电压(AD)403达第一计数时间以及将初始电压(Dtl) 302减小偏移电压(AD)403达第二计数时间可以导致累积相位差减小。结果，使相位差稳定和重新锁定第一 VCO 112所必需的时间可被减少。尽管图3-6解说仅使用两个增益确定(例如，第一增益Kvi和第二增益Kv2)来确定第一 VCO 112的VCO增益，但在其它实施例中，使用不同的偏移电压的附加增益确定可以被用来确定VCO增益。
[0074]参考图7，示出了使用开环初始化来确定振荡器增益的系统700的特定解说性实施例。系统700解说增益确定操作的特定阶段。系统700包括第一 PLL110、第一 VCO 112、第二 PLL 120、第二 VCO 122、DFF 230 和频率计数器 140。
[0075]在操作期间，系统700可经受开环初始化过程。在开环初始化过程期间，第一 PLL110被解锁成开环配置。例如，解锁第一 PLL 110包括断开第一 PLLllO到相位频率检测器208的输入的反馈路径211。断开反馈路径211可以禁用向相位频率检测器208的环路反馈。另外，初始电压(Dtl) 302可被施加到第一 VCO 112。例如，图2的高通调制电路204可以向图2的DAC 206提供数字调制数据。DAC 206可以将该数字调制数据转换成模拟电压信号(即，初始电压(Dtl) 302)并且向第一 VCO 112提供模拟电压信号。
[0076]对第一 VCO 112执行粗略调谐和捕获。第一 VCO 112可以被调谐到第一频率(F1)并且可以响应于粗略调谐和捕获的执行而生成第一 VCO输出信号705。第一 VCO输出信号705可以对应于图1的VCO输出信号105。第二 VC0122以与上述方式类似的方式被粗略锁定到第二频率(F2)。响应于将第二 VC0122粗略锁定到第二频率(F2)，第二 VCO 112生成具有第二频率(F2)的第二 VCO输出信号107。第一 VCO 112向DFF 230的时钟输入提供第一VCO输出信号705并且第二 VCO 122向DFF 230的数据输入提供第二 VCO输出信号107。
[0077]DFF 230基于第一 VCO 112的第一频率(F1)与第二 VCO 122的第二频率(F产Fref)之间的频率差(AF1= F1-F2)生成第一信号709。DFF 230向频率计数器140的计数使能输入提供第一信号709。频率计数器140基于第一信号709的频率差(AF1= F rF2)对发生的参考时钟信号242的循环数目进行计数并且基于该计数来生成计数器输出信号788。
[0078]参考图8，系统800的框图解说图7的系统的增益确定操作的另一阶段。例如，系统800解说在初始化之后基于电压偏移(AD) 403确定第一 VCO增益的配置。系统800包括第一 PLL 110、第一 VCO 112、第二 PLL 120、第二 VCO 122、DFF 230 和频率计数器 140。
[0079]在操作期间，第二 PLL 120以与上述方式类似的方式接收具有参考频率(F,ef)的参考信号102并且将具有第二频率(F2)的第二 VCO输出信号107提供给DFF 230的数据输入。
[0080]施加到第一 VCO 112的初始电压(Dtl) 302被减小偏移电压(AD) 403。例如，图2的高通调制电路204可以向图2的DAC 206提供数字调制数据。DAC 206可以将该数字调制数据转换成模拟电压信号(即，初始电压(Dtl) 302 -偏移电压(AD)403)并且向第一 VCO112提供该模拟电压信号。响应于将初始电压(Dtl) 302减小了偏移电压(AD) 403，第一 VCO112的频率从第一频率(F1)改变成第三频率(F3)。第一 VCO 112生成具有第三频率(F3)的第三VCO输出信号805并将其提供给DFF 230的时钟输入。第三VCO输出信号805可以对应于图1的VCO输出信号105。
[0081]DFF 230基于第一 VCO 112的第三频率(F3)与第二 VCO 122的第二频率(F产Fref)之间的频率差(AF2= F3-F2)生成第二信号809。第二信号809可以与第一 VCO 112响应于初始电压(Dtl) 302被减小了偏移电压(AD) 403的频率变化相对应。DFF 230向频率计数器140的计数使能输入提供第二信号809。频率计数器140基于第二信号809的频率差(AF2=F3-F2)对所发生的参考时钟信号242的循环数目进行计数并且基于该计数来生成计数器输出信号888。
[0082]可以至少部分地基于第一信号709和第二信号809来确定第一 VCO 112的第一增益κνι。第一增益Kvi可以通过将图7的计数器输出信号788的值与图8的计数器输出信号888的值进行比较来确定。例如，第一增益Kvi可以被确定为第一 VCO处频率的变化(即，FS-F1)除以电压变化(AD)403:KV1= (AF2-AF1)MD0
[0083]参考图9，系统900的框图解说图7的系统的增益确定操作的另一阶段。例如，系统900解说完成校准过程之后恢复操作的配置。系统900包括第一 PLL 110、第一 VCO 112、第二 PLL 120、第二 VCO 122、DFF 230 和频率计数器 140。
[0084]在操作期间，在确定第一 VCO 112的第一 VCO增益(诸如关于图7和8所描述的)之后，第二PLL 112可以被关闭或被重新分派任务以恢复非校准操作。初始电压(Dtl) 302可以被提供给第一 VCO 112。第一 PLL 110的反馈路径211被闭合并且第一 VCO 112可以被精细调谐并被锁定到参考频率(U的0.1ppm以内。第一 VCO 112生成被锁定到参考频率(Fref)的VCO输出信号906。
[0085]将领会，通过计出第一 VCO 112与第二 VCO 122的频率差来确定第一 VCO 112的第一 VCO增益可以导致相比于直接测量第一 VCO的第一频率而言更快且更准确的校准过程。使用开环初始化过程和粗略调谐及捕获可以导致为VCO增益确定而被施加到第一 VCO112的偏移电压(AD)403的数目得以减小。结果，校准过程相比于闭环初始化过程可以更快。
[0086]参考图10，可在图1-9的系统100-900中使用的下变频电路130和频率计数器140的特定解说性实施例被示出并被一般标示为1000。
[0087]下变频电路130包括真单相时钟(TSPC)DFF 1050和标准(Std)DFF 1052。TSPCDFF 1050的输出经由低通滤波器被耦合至标准DFF 1052的时钟输入。低通滤波器可以包括电阻器1054和电容器1056。标准DFF 1052的输出被耦合至频率计数器140的计数使能输入。
[0088]在操作期间，TSPC DFF 1050在时钟输入处接收VCO输出信号105并在数据输入处接收第二 VCO输出信号107。TSPC DFF 1050基于VCO输出信号105与第二 VCO输出信号107的频率差来生成增量频率信号109。增量频率信号109可以通过低通滤波器被滤波并被提供给标准DFF 1052的时钟输入。
[0089]标准DFF 1052在时钟输入处接收经滤波的增量频率信号109。标准DFF1052响应于在时钟输入处接收到经滤波的增量频率信号109而生成计数器使能信号1009(即，基于2分频比的被下变频的经滤波增量频率信号109)。
[0090]频率计数器140在频率计数器140的计数使能输入处接收计数器使能信号1009，并且在频率计数器140的信号输入处接收参考时钟信号242。频率计数器140生成计数器输出信号188，该计数器输出信号188与VCO输出信号105的VCO频率(Fvaj)和第二 VCO输出信号107的第二频率(F2)之差成比例。计数器输出信号188对应于在增量频率信号109的使能部分(即，周期、1/2周期、1/4周期，等等)内发生的参考时钟信号242的循环数目。增量频率信号109的使能部分可以对应于频率计数器140的计数使能时间。频率计数器140可以是7位计数器、8位计数器、9位计数器或与VCO输出信号105和第二 VCO输出信号107相比以相对较低的频率操作的任何其它计数器。
[0091]参照图11，图1的系统的另一特定解说性实施例被示出并被一般标示为1100，该实施例包括逻辑门下变频电路。系统1100包括第一 PLL 110、第一 VCO 112、第二 PLL 120、第二 VCO 122和频率计数器140。系统1100还包括异或(XOR)门1130。XOR门1130可以对应于图1的下变频电路130。第一 VCO 112的输出耦合至XOR门1130的第一输入，而第二 VCO 122的输出耦合至XOR门1130的第二输入。XOR门1130的输出被耦合至频率计数器140的计数使能输入。
[0092]在操作期间，VCO输出信号105被提供给XOR门1130的第一输入，而第二 VCO输出信号107被提供给XOR门1130的第二输入。如果VCO输出信号105的VCO频率(Fvcq)与第二 VCO输出信号107的第二频率(F2)相匹配，则XOR门1130的输出可以产生具有零脉冲的信号(例如，增量频率信号109)。替换地，如果VCO输出信号105的VCO频率(Ftcq)不匹配于第二 VCO输出信号107的第二频率(F2)，则XOR门1130的输出可以产生具有以与VCO频率(Fvcq)和第二频率(F2)之差(即，Fvcq-F2)成比例的频率发生的脉冲的信号。通过在VCO输出信号105和第二 VCO输出信号107对应于不同的逻辑电平时生成逻辑高输出以及通过在第一 VCO输出信号105和第二 VCO信号107对应于相似逻辑电平时生成逻辑低输出，便可以产生该信号。
[0093]参照图12，图1的系统的另一特定解说性实施例被示出并被一般标示为1200，该实施例包括混频器下变频电路。系统1200包括第一 PLL 110、第一 VCO 112、第二 PLL 120、第二 VCO 122和频率计数器140。系统200进一步包括混频器1230。混频器1230可以对应于图1的下变频电路130。第一 VC0112的输出耦合至混频器1230的第一输入，而第二VCO 122的输出耦合至混频器1230的第二输入。混频器1230的输出被耦合至频率计数器140的计数使能输入。
[0094]在操作期间，VCO输出信号105被提供给混频器1230的第一输入，而第二 VCO输出信号107被提供给混频器1230的第二输入。混频器1230的输出可以产生具有与VCO频率(Ftcq)和第二频率(F2)之差的绝对值(S卩，I Fvco-F2 I )相对应的频率的信号109。如果VCO频率(Fvaj)和第二频率(F2)是相似的(并且VCO输出信号105和第二 VCO输出信号107具有相似相位)，则信号109可以基本恒定。如果VCO频率(Fvaj)和第二频率(F2)是不同的，则信号109可以包括频率与VCO频率(Fvaj)和第二频率(F2)之差(S卩，Fvco-F2)成比例的脉冲。
[0095]参考图13，示出了确定振荡器增益的方法1300的特定解说性实施例。在解说性实施例中，该方法1300可由图1-12中描绘的任何系统执行。
[0096]该方法1300包括在1302处基于第一压控振荡器(VCO)的第一频率与第二 VCO的第二频率之差来生成第一信号。例如，在图1中，下变频电路130可以基于第一 VCO 112的VCO频率(Fvaj)(例如，第一频率(F1))与第二 VCO 122的第二频率(F2)之差来生成增量频率信号109 (例如，图4中的第一信号409)。
[0097]在1304，至少部分地基于第一信号来确定第一 VCO的第一增益。例如，在对应于如关于图3-6所述的闭环初始化过程的特定实施例中，频率计数器140可以在图3的增量频率信号309的使能部分期间对参考时钟信号242的循环数目进行计数并且基于该计数来生成计数器输出信号388。频率计数器140还可以对图4的第一信号409的使能部分期间的参考时钟信号242的循环数目进行计数，并且基于该计数来生成计数器输出信号488。图3的计数器输出信号388与图4的计数器输出信号488之间的差别可以基于如图4中所示的将被施加到第一 VCO 112的初始电压(Dtl) 302增加偏移电压(AD)403。可以至少部分地基于第一信号409确定第一 VCO 112的第一增益KV1。例如，第一增益Kvi可以被确定为第一VCO 处频率的变化(即，F1-Fint)除以电压变化(Λ D) 403:KV1 = (AF !+Fref - Fint)/Δ--
[0098]作为另一个示例，在对应于如关于图7-9所述的开环初始化过程的特定实施例中，频率计数器140可以在图7的第一频率信号709的使能部分期间对参考时钟信号242的循环数目进行计数并且基于该计数来生成计数器输出信号788。频率计数器140还可以对图8的第二信号809的使能部分期间的参考时钟信号242的循环数目进行计数，并且基于该计数来生成计数器输出信号888。图7的计数器输出信号788与图8的计数器输出信号888之间的差别可以基于如图8中所示的将被施加到第一 VCO 112的初始电压(Dtl) 302减小偏移电压(AD) 403。可以至少部分地基于第一信号709和第二信号809来确定第一 VCO112的第一增益KV1。第一增益Kvi可以基于将图7的计数器输出信号788的值与图8的计数器输出信号888的值进行比较来确定。例如，第一增益Kvi可以被确定为第一 VCO处频率的变化(即，F3-F1)除以电压变化(AD)403:KV1= (AF2-AF1)MD0
[0099]方法1300可以提供对基于工艺、电压和/或温度变动的影响而变动的VCO增益的快速且准确的测量。第一信号可以是与第一 VCO输出信号和第二 VCO输出信号相比具有经下变频的频率的信号，以使得能够在降低的频率级进行校准。第一增益可以通过对第一信号的使能部分期间的循环数目进行计数而不是确定第一 VCO输出信号的频率的方式来确定。第一增益可以由如关于图3-6所描述的闭环初始化过程或者由如关于图7-9所描述的开环初始化过程来确定。
[0100]参考图14，示出了使用闭环初始化来确定振荡器增益的方法1400的特定解说性实施例。在解说性实施例中，该方法1400可由图1-5中的任何系统100-500执行。
[0101]方法1400可以包括在1402向第一压控振荡器(VCO)施加初始电压。例如，在图2中，高通调制电路204可以向DAC 206提供数字调制数据。DAC 206可以将该数字调制数据转换成初始电压(Dtl) 302并且向第一 VCO 112施加该初始电压(％)302。在1404，可将第一VCO粗略锁定到初始频率。例如，在图3中，可将第一 VCO 112粗略锁定到初始频率(Fint)。
[0102]在1406，可将第二VCO粗略地锁定到第二频率。例如，在图3中，可将第二VCO 112粗略锁定到第二频率(F2)。响应于将第二 VCO 122粗略锁定到第二频率(F2)，第二 VCO 112可以生成具有第二频率(F2)的第二 VCO输出信号107。
[0103]在特定实施例中，在1408处，可将与第一 VCO相关联的第一锁相环(PLL)解锁成开环配置并且可将初始电压增加偏移电压。例如，在图4中，通过断开分频器218与相位频率检测器208之间的反馈路径211，可将与第一 VCO 112相关联的第一 PLL 110解锁成开环配置。此外，高通调制电路204可以向DAC206提供数字调制数据。DAC 206可以转换该数字调制数据以将初始电压(Dtl) 302增加偏移电压(AD)403并且将经增加的电压((Dtl) 302+(AD)403)施加到第一 VCO 112。响应于将初始电压(Dtl) 302增加偏移电压(AD)403，第一 VCO 112可以生成具有第一频率(F1)的第一 VCO输出信号405。
[0104]在1410，可将第一 VCO输出信号提供给下变频电路的第一输入，并且可将第二 VCO输出信号提供给下变频电路的第二输入。例如，在图4中，第一 VCO 112可以向DFF 230的时钟输入提供第一 VCO输出信号405并且第二 VCO 122可以向DFF 230的数据输入提供第二VCO输出信号107。
[0105]在1412，可以在下变频电路处基于第一频率与第二频率之差生成第一信号。例如，在图4中，DFF 230可以基于第一 VCO输出信号405的第一频率(F1)与第二 VCO输出信号107的第二频率(F2)之间的频率差来生成第一信号409。
[0106]在1414，可以基于第一信号来确定第一 VCO的第一增益。例如，频率计数器140可以对图3的增量频率信号309的使能部分期间的参考时钟信号242的循环数目进行计数，并且基于该计数来生成计数器输出信号388。频率计数器140还可以对图4的第一信号409的使能部分期间的参考时钟信号242的循环数目进行计数，并且基于该计数来生成计数器输出信号488。图3的计数器输出信号388与图4的计数器输出信号488之间的差别可以基于如图4中所示的将被施加到第一 VCO 112的初始电压(Dtl) 302增加偏移电压(AD) 403ο可以至少部分地基于第一信号409来确定第一 VCO 112的第一增益KV1。例如，第一增益Kvi可以被确定为第一 VCO处频率的变化(S卩，F1-Fint)除以电压变化(AD)403:Kvi= (AFJFref-Fint)MD0
[0107]方法1400可以提供对基于工艺、电压和/或温度变动的影响而变动的VCO增益的快速且准确的测量。将领会，通过计出第一 VCO 112与第二 VCO 122的频率差来确定第一VCO 112的第一 VCO增益可以导致相比于直接测量第一 VCO的第一频率而言更快且更准确的校准过程。使用闭环初始化过程和将第一 VCO 112粗略锁定到在参考频率(Fref)的Ippm以内的初始频率(Fint)相比于实现更准确锁定的精细锁定操作而言可以节省锁定时间。
[0108]参考图15，示出了使用闭环初始化来确定振荡器增益的方法1500的另一个特定实施例。在解说性实施例中，该方法1500可由图1-5的系统100-500执行。
[0109]该方法1500包括在1412，在下变频电路处基于第一频率与第二频率之差来生成第一信号。例如，在图4中，DFF 230可以基于第一 VCO输出信号405的第一频率(F1)与第二VCO输出信号107的第二频率(F2)之间的频率差来生成第一信号409。
[0110]在1414，可基于第一信号来确定第一 VCO的第一增益。例如，在图4中，频率计数器140可以对第一信号409的使能部分期间的参考时钟信号242的循环数目进行计数以确定第一 VCO 112的第一增益。例如，频率计数器140可以对图3的增量频率信号309的使能部分期间的参考时钟信号242的循环数目进行计数，并且基于该计数来生成计数器输出信号388。频率计数器140还可以对图4的第一信号409的使能部分期间的参考时钟信号242的循环数目进行计数，并且基于该计数来生成计数器输出信号488。图3的计数器输出信号388与图4的计数器输出信号488之间的差别可以基于如图4中所示的将被施加到第一VCO 112的初始电压(Dtl) 302增加偏移电压(AD) 403。可以至少部分地基于第一信号409来确定第一 VCO 112的第一增益KV1。例如，第一增益Kvi可以被确定为第一 VCO处频率的变化(即，F1-Fint)除以电压变化(Δ D) 403:KV1 = (AF JFref - Fint) MD。
[0111]在特定实施例中，在1502，可将初始电压减小偏移电压。例如，高通调制电路204可以向DAC 206提供数字调制数据。DAC 206可以转换该数字调制数据以将初始电压(D0) 302减小偏移电压(Δ D) 403并且将经减小的电压((Dtl) 302- ( Δ D) 403)施加到第一 VCO112。第一 VCO 112可以响应于将初始电压(Dtl) 302减小偏移电压(Δ D) 403而生成具有第三频率(F3)的第三VCO输出信号505。
[0112]在1504，可将第三VCO输出信号提供给下变频电路的第一输入，并将第二 VCO输出信号提供给下变频电路的第二输入。例如，在图5中，第一 VC0112可以向DFF 230的时钟输入提供第三VCO输出信号505并且第二 VCO 122可以向DFF 230的数据输入提供第二VCO输出信号107。
[0113]在1506，可以基于第三频率与第二频率之差来生成第二信号。例如，在图5中，DFF230可以基于第三VCO输出信号505的第三频率(F3)与第二 VCO输出信号107的第二频率(F2)之间的频率差来生成第二信号509。
[0114]在1508，可基于第二信号来确定第一 VCO的第二增益。例如，频率计数器140可以对第二信号509的使能部分期间的参考时钟信号242的循环数目进行计数，并且基于该计数来生成计数器输出信号588。第二增益Kv2可以被确定为第一 VCO 112处频率的变化(即，F3-Fint)除以电压变化(Λ D) 403:KV2= ( Δ F 2+Fref - Fint)/Δ--
[0115]可以基于第一增益和第二增益确定VCO增益。例如，可通过计算第一增益Kvi与第二增益Kv2的平均值(例如，算术平均)来确定VCO增益。
[0116]方法1500可以提供对基于工艺、电压和/或温度变动的影响而变动的VCO增益的快速且准确的测量。将领会，基于减小初始电压来确定第二增益Kv2可以减小或移除在图4中所描绘的且在图14的方法1400中所描述的先前阶段中由增大初始电压引起的第一 PLL110的相位累积。还将理解，使用第二 VCO 122的第二频率(F2)来确定第二增益可以导致在校准时间适度增长的情况下更准确的校准过程。例如，可以在遵循WCDMA协议的25微秒的自动增益控制(AGC)转换周期内确定多点校准的多个增益值。
[0117]参考图16，示出了使用开环初始化来确定振荡器增益的方法1600的特定解说性实施例。在解说性实施例中，方法1600可由图1的系统100、图2的系统200、图7的系统700或图8的系统800执行。
[0118]该方法1600包括在1602将与第一压控振荡器(VCO)相关联的第一锁相环(PLL)解锁成开环配置并且将初始电压施加到第一 VC0。例如，在图7中，可通过断开分频器218与相位频率检测器208之间的反馈路径211来将与第一 VCO 112相关联的第一 PLL 110解锁成开环配置。此外，高通调制电路204可以向DAC 206提供数字调制数据。DAC 206可以将该数字调制数据转换成初始电压(Dtl) 302并且向第一 VCO 112施加该初始电压(DJ302。
[0119]在1604，可以对第一 VCO 112执行粗略调谐和捕获。例如，在图7中，可以执行对第一 VCO 112的粗略调谐和捕获。响应于执行粗略调谐和捕获，第一 VCO 112可生成具有第一频率(F1)的第一 VCO输出信号705。
[0120]在1606，可将第二VCO粗略地锁定到第二频率。例如，在图7中，可将第二VCO 112粗略锁定在第二频率(F2)。响应于将第二 VCO 122粗略锁定到第二频率(F2)，第二 VCO 112可生成具有第二频率(F2)的第二 VCO输出信号107。在1608，可将第一 VCO输出信号提供给下变频电路的第一输入，并且将第二 VCO输出信号提供给下变频电路的第二输入。例如，在图7中，第一 VCO 112可以向DFF 230的时钟输入提供第一 VCO输出信号705并且第二VCO 122可以向DFF 230的数据输入提供第二 VCO输出信号107。
[0121]在1610，可以基于第一频率与第二频率之差生成第一信号。例如，在图7中，DFF230可以基于第一 VCO输出信号405的第一频率(F1)与第二 VCO输出信号107的第二频率(F2)之间的频率差来生成第一信号709。
[0122]在1612，可将施加到第一 VCO的初始电压减小偏移电压。例如，高通调制电路204可以向DAC 206提供数字调制数据。DAC 206可以转换该数字调制数据以将初始电压(D0) 302减小偏移电压(Δ D) 403并且将经减小的电压((Dtl) 302- ( Δ D) 403)施加到第一 VCO112。响应于将初始电压(Dtl) 302减小偏移电压(AD)403，第一 VCO 112可以生成具有第三频率(F3)的第三VCO输出信号805。
[0123]在1614，可将第三VCO输出信号提供给下变频电路的第一输入，并且可将第二 VCO输出信号提供给下变频电路的第二输入。例如，在图8中，第一 VCO 112可以向DFF 230的时钟输入提供第三VCO输出信号805并且第二 VCO 122可以向DFF 230的数据输入提供第二VCO输出信号107。
[0124]在1616，可以基于第三频率与第二频率之差生成第二信号。例如，在图8中，DFF230可以基于第三VCO输出信号805的第三频率(F3)与第二 VCO输出信号107的第二频率(F2)之间的频率差来生成第二信号809。
[0125]在1618，可以基于第一信号和第二信号来确定第一增益。第一增益Kvi可以通过将图7的计数器输出信号788与图8的计数器输出信号888进行比较来确定。例如，第一增益Kvi可以被确定为第一 VCO处频率的变化(S卩，F3-F1)除以电压变化(AD)403:KV1 =(AF2-AF1)MD0
[0126]方法1600可以提供对基于工艺、电压和/或温度变动的影响而变动的VCO增益的快速且准确的测量。将领会，通过计出第一 VCO 112与第二 VCO 122的频率差来确定第一VCO 112的第一 VCO增益可以导致相比于直接测量第一 VCO的第一频率而言更快且更准确的校准过程。使用开环初始化过程和粗略调谐及捕获可以导致用于VCO增益确定而被施加到第一 VCO 112的偏移电压(Δ D) 403的数目相比于图14中的方法1400和图15中的方法1500有所减少。结果，校准过程相比于闭环初始化过程可以更快。
[0127]参照图17，无线通信设备的特定解说性实施例的框图被描绘并被一般地标示为1700。该设备1700包括射频(RF)接口 1760，该射频接口 1760配置成基于第一 VCO的第一频率与第二 VCO的第二频率之差来生成第一信号。RF接口 1760还配置成至少部分地基于第一信号来确定第一 VCO的第一增益。第一增益可以在无线通信设备1700处的呼叫期间被确定。例如，RF接口 1760可以包括第一 PLL 110、第一 VCO 112、第二 PLL 120、第二 VCO122、下变频电路130、频率计数器140以及自动增益控制器(AGC)电路1790。第一 PLL 110和第一 VCO 112可以被包括在RF接口 1760的发射机1770中。第二 PLL 120和第二 VCO122可以被包括在RF接口 1760的接收机1780中。第一增益可以在发射机1770的自动增益控制转换期间确定。设备1700还包括耦合到存储器1732的处理器1710(诸如，数字信号处理器(DSP))。
[0128]图17还示出了被耦合至处理器1710和显示器1728的显示器控制器1726。编码器/解码器(CODEC) 1734也可耦合至处理器1710。扬声器1736和话筒1738可耦合至CODEC1734。无线控制器1740可耦合至处理器1710和RF接口 1760。在特定实施例中，射频(RF)接口 1760可以被置于无线控制器1740和无线天线1742之间。
[0129]存储器1732可以是包括可执行指令1756的有形的非瞬态处理器可读存储介质。指令1756可以被处理器(诸如处理器1710)执行以基于第一压控振荡器(VCO)(例如，第一 VCO 112)的第一频率(例如，第一频率(F1))与第二 VCO(例如，第二 VCO 122)的第二频率(例如，第二频率(F2))之差生成增量频率信号(例如，第一信号409)。指令1756还可被执行以至少部分地基于第一信号来确定第一 VCO的第一增益(例如，Kvi)。在其它实施例中，可执行指令1756可以被无线控制器1740中的处理器或以其它方式耦合成如关于图1-16所述地向第一 PLL 110及第二 PLL 120提供控制信号和调制数据并从频率计数器140接收输出的处理器来执行。
[0130]在一特定实施例中，可将处理器1710、显示控制器1726、存储器1732、CODEC1734、以及无线控制器1740包括在系统级封装或片上系统设备1722中。在特定实施例中，输入设备1730和电源1744被耦合至片上系统设备1722。此外，在特定实施例中，如图17中所解说的，显示器1728、输入设备1730、扬声器1736、话筒1738、无线天线1742和电源1744在片上系统设备1722的外部。然而，显示器1728、输入设备1730、扬声器1736、话筒1738、无线天线1742和电源1744中的每一者可被耦合至片上系统设备1722的组件，诸如接口或控制器。
[0131]结合所述的实施例，公开了一种设备，该设备包括振荡器和用于基于第一压控振荡器(VCO)输出信号的第一频率与第二 VCO输出信号的第二频率之差生成第一信号的装置。例如，用于基于第一压控振荡器(VCO)输出信号的第一频率与第二 VCO输出信号的第二频率之差生成第一信号的装置可以包括图1的下变频电路130、图2-9的DFF 230、图10的包括TSPC DFF 1050和标准DFF 1052的下变频电路130、图11中的XOR门1130、图12中的混频器1230、图17的配置成执行图17的指令1756的处理器1710、基于第一频率与第二频率的频率差来生成第一信号的一个或多个设备、电路、模块或处理设备，或者它们的任何组合。
[0132]该设备可以包括用于接收第一信号并生成与第一频率和第二频率之差成比例的输出的装置。例如，用于接收第一信号并生成与第一频率和第二频率之差成比例的输出的装置可以包括图1-12的频率计数器140、图17的配置成执行图17的指令1756的处理器1710、用以接收第一信号并生成与第一频率和第二频率之差成比例的输出的一个或多个其他设备、电路、模块或处理设备，或它们的任何组合。
[0133]技术人员将进一步领会，结合本文所公开的实施例来描述的各种解说性逻辑框、配置、模块、电路、和算法步骤可实现为电子硬件、由处理器执行的计算机软件、或这两者的组合。各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是处理器可执行指令取决于具体应用和加诸于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本发明的范围。
[0134]结合本文所公开的实施例描述的方法或算法的各个步骤可直接用硬件、由处理器执行的软件模块或两者的组合来实现。软件模块可驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、压缩盘只读存储器(CD-ROM)、或本领域中所知的任何其他形式的非瞬态存储介质中。示例性的存储介质被耦合到处理器以使得该处理器能从/向该存储介质读和写信息。替换地，存储介质可以被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。
[0135]提供前面对所公开的实施例的描述是为了使本领域技术人员皆能制作或使用所公开的实施例。对这些实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文中定义的原理可被应用于其他实施例而不会脱离本公开的范围。因此，本公开并非旨在被限定于本文中示出的实施例，而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。
【权利要求】
1.一种方法，包括: 基于第一压控振荡器(VCO)的第一频率与第二 VCO的第二频率之差来生成第一信号；以及 至少部分地基于所述第一信号来确定所述第一 VCO的第一增益。
2.如权利要求1所述的方法，其特征在于，进一步包括，基于所述第一VCO的第三频率与所述第二 VCO的所述第二频率之差生成第二信号，其中基于所述第二信号确定第二增益。
3.如权利要求2所述的方法，其特征在于，所述第一信号与所述第一VCO响应于初始电压被增加了偏移电压的第一频率变化相对应，并且其中所述第二信号与所述第一 VCO响应于所述初始电压被减小了所述偏移电压的第二频率变化相对应。
4.如权利要求1所述的方法，其特征在于，进一步包括: 向所述第一 VCO施加初始电压； 将所述第一 VCO粗略锁定到初始频率； 将所述第二 VCO粗略锁定到所述第二频率；以及 将与所述第一 VCO相关联的第一锁相环(PLL)解锁成开环配置并且将所述初始电压增加偏移电压， 其中响应于将所述初始电压增加所述偏移电压，所述第一 VCO生成具有所述第一频率的第一 VCO输出信号，并且其中响应于将所述第二 VCO粗略锁定到所述第二频率，所述第二VCO生成具有所述第二频率的第二 VCO输出信号。
5.如权利要求4所述的方法，其特征在于，解锁所述第一PLL包括断开所述第一 PLL对于所述第一 PLL的相位频率检测器的输入的反馈路径，其中断开所述反馈路径禁用向所述相位频率检测器的反馈环路。
6.如权利要求4所述的方法，其特征在于，进一步包括: 向下变频电路的第一输入提供所述第一 VCO输出信号；以及 向所述下变频电路的第二输入提供所述第二 VCO输出信号； 其中所述下变频电路响应于接收到所述第一 VCO输出信号和所述第二 VCO输出信号而生成所述第一信号。
7.如权利要求4所述的方法，其特征在于，所述第二频率约等于所述初始频率。
8.如权利要求4所述的方法，其特征在于，响应于将所述第一VCO粗略锁定到所述初始频率，所述第一 VCO生成具有所述初始频率的初始VCO输出信号。
9.如权利要求6所述的方法，其特征在于，进一步包括，将所述初始电压减小所述偏移电压，其中响应于将所述初始电压减小所述偏移电压，所述第一 VCO生成具有第三频率的第三VCO输出信号。
10.如权利要求9所述的方法，其特征在于，进一步包括，向所述下变频电路的所述第一输入提供所述第三VCO输出信号，其中所述下变频电路响应于接收到所述第三VCO输出信号和所述第二 VCO输出信号而生成第二信号。
11.如权利要求10所述的方法，其特征在于，进一步包括，基于所述第二信号确定所述第一 VCO的第二增益。
12.如权利要求11所述的方法，其特征在于，进一步包括，基于所述第一增益和所述第二增益来确定VCO增益。
13.如权利要求1所述的方法，其特征在于，进一步包括: 将与所述第一 VCO相关联的第一锁相环(PLL)解锁成开环配置并且向所述第一 VCO施加初始电压； 执行所述第一 VCO向所述第一频率的粗略调谐和捕获，其中响应于执行所述粗略调谐和捕获，所述第一 VCO生成具有所述第一频率的第一 VCO输出信号； 将所述第二 VCO粗略锁定到所述第二频率，其中响应于将所述第二 VCO粗略锁定到所述第二频率，所述第二 VCO生成具有所述第二频率的第二 VCO输出信号； 向下变频电路的第一输入提供所述第一 VCO输出信号； 向所述下变频电路的第二输入提供所述第二 VCO输出信号； 将所述初始电压减小偏移电压，其中响应于将所述初始电压减小所述偏移电压，所述第一 VCO生成具有第三频率的第三VCO输出信号；以及 通过向所述下变频电路的所述第一输入提供所述第三VCO输出信号以及向所述下变频电路的所述第二输入提供所述第二 VCO输出信号来生成第二信号， 其中所述第一增益是基于所述第一信号和所述第二信号来确定的。
14.如权利要求1所述的方法，其特征在于，所述第一VCO在移动电话的发射机内，并且其中所述第一增益是在所述移动电话处的呼叫期间确定的。
15.如权利要求14所述的方法，其特征在于，所述第一增益是在所述发射机的自动增益控制(AGC)转换期间确定的。
16.如权利要求15所述的方法，其特征在于，在遵循宽带码分多址(WCDMA)协议的25微秒的AGC转换周期内确定多点校准的多个增益值。
17.一种装置，包括: 下变频电路，所述下变频电路具有耦合成在第一锁相环的压控振荡器(VCO)增益校准期间从所述第一锁相环的第一 VCO接收第一 VCO输出信号的第一输入，并且具有耦合成从第二 VCO接收第二 VCO输出信号的第二输入；以及 频率计数器，所述频率计数器耦合成从所述下变频电路的输出接收第一信号，所述第一信号基于所述第一 VCO输出信号的第一频率与所述第二 VCO输出信号的第二频率之差，其中所述频率计数器配置成生成与所述第一频率和所述第二频率之差成比例的计数器输出。
18.如权利要求17所述的装置，其特征在于，所述下变频电路包括D型触发器(DFF)、异或(XOR)门、或混频器中的至少一者。
19.如权利要求17所述的装置，其特征在于，所述下变频电路是高速D型触发器(DFF)。
20.如权利要求19所述的装置，其特征在于，所述第一输入是所述高速DFF的时钟输入而所述第二输入是所述高速DFF的数据输入。
21.如权利要求20所述的装置，其特征在于，所述第一信号对应于所述时钟输入处的高边沿时钟脉冲数目相比于所述数据输入处的信号转换数目的下变频比，其中所述高边沿时钟脉冲响应于所述第一频率，并且其中所述数据输入处的信号转换响应于所述第二频率。
22.如权利要求21所述的装置，其特征在于，所述频率计数器被进一步配置成接收参考时钟信号。
23.如权利要求22所述的装置，其特征在于，生成所述计数器输出包括在基于所述第一信号的时间段期间对所述参考时钟信号的循环数目进行计数。
24.—种设备，包括: 用于基于第一压控振荡器(VCO)输出信号的第一频率与第二 VCO输出信号的第二频率之差来生成第一信号的装置，其中所述第一 VCO输出信号是在第一锁相环(PLL)的VCO增益校准期间从所述第一 PLL的第一 VCO接收的，并且其中所述第二 VCO输出信号是从第二VCO接收的；以及 用于接收所述第一信号并生成与所述第一频率和所述第二频率之差成比例的输出的
目.ο
25.如权利要求24所述的设备，其特征在于，所述用于生成所述第一信号的装置包括下变频电路。
26.如权利要求25所述的设备，其特征在于，所述下变频电路包括D型触发器(DFF)、异或(XOR)门、或混频器中的至少一者。
27.如权利要求24所述的设备，其特征在于，所述用于接收所述第一信号并生成所述输出的装置包括频率计数器。
28.—种包括指令的非瞬态计算机可读介质，所述指令在由处理器执行时使所述处理器: 基于第一压控振荡器(VCO)的第一频率与第二 VCO的第二频率之差来生成第一信号；以及 至少部分地基于所述第一信号来确定所述第一 VCO的增益。
29.如权利要求28所述的非瞬态计算机可读介质，其特征在于，进一步包括在由所述处理器执行时使所述处理器执行以下操作的指令: 向所述第一 VCO施加初始电压； 将所述第一 VCO粗略锁定到初始频率； 将所述第二 VCO粗略锁定到所述第二频率；以及 将与所述第一 VCO相关联的第一锁相环(PLL)解锁成开环配置并且将所述初始电压增加偏移电压， 其中响应于将所述初始电压增加所述偏移电压，所述第一 VCO生成具有所述第一频率的第一 VCO输出信号，并且其中响应于将所述第二 VCO粗略锁定到所述第二频率，所述第二VCO生成具有所述第二频率的第二 VCO输出信号。
30.如权利要求29所述的非瞬态计算机可读介质，其特征在于，解锁所述第一PLL包括:断开所述第一 PLL的到所述第一 PLL的相位频率检测器的输入的反馈路径，其中断开所述反馈路径禁用向所述相位频率检测器的环路反馈。
【文档编号】H03L7/07GK104488194SQ201380039319
【公开日】2015年4月1日 申请日期:2013年7月26日 优先权日:2012年7月26日
【发明者】Y·唐, Y·朱, C·纳拉斯隆, S·荣 申请人:高通股份有限公司