Cdr鉴相器系统的制作方法
【专利摘要】本发明公开了一种CDR鉴相器系统，包括至少四组鉴相设备及两个或门，每组鉴相设备包括鉴相器、第一触发器及第二触发器，将在采样时钟三个连续相位时间点采样获得的采样信息输入各个鉴相器，鉴相器对输入的采样信息进行对比分析，鉴相器的第一输出端与第二输出端分别与第一触发器及第二触发器的输入端连接；系统时钟一与当前采样时钟的相位相异的时钟输入第一触发器与第二触发器的时钟控制端，系统时钟另一与当前采样时钟的相位相异的时钟输入第一触发器与第二触发器的使能端；每组鉴相设备的第一触发器均与一个或门的输入端连接，每组鉴相设备的第二触发器均与另一个或门的输入端连接。本发明的CDR鉴相器系统减少了系统延迟，降低了CDR鉴相器系统的抖动，提高了判决精度。
【专利说明】CDR鉴相器系统【技术领域】
[0001]本发明涉及半导体集成电路领域，更具体地涉及一种⑶R鉴相器系统。
【背景技术】
[0002]请参考图1与图2，传统的⑶R鉴相器系统如图2所示，包括数据同步模块与鉴相器模块，数据同步模块把输入的数据(如图1中的S1、S2、S3、S4)在系统时钟Clk的不同相位时间点(clk0-clk7)采样获得的信息(D1、D2、D3、D4)同步输出；其中，clkl_clk7的相位相对于系统时钟elk依次延迟了一个延迟单位，clkO的相位相对elk没有延迟；该延迟单位的具体时间由数据的长度决定，参见图1，在设置该延迟单位时，clk0、clk2、clk4、clk6在对应数据的中间位置进行采样，而clkl、clk3、clk5、clk7在数据翻转位置进行采样；鉴相器模块判断采样时钟(clk0-clk7)相对于数据(S1、S2、S3、S4)超前/滞后，送出判断信息至CDR以反馈调节时钟数据相对位置。
[0003]请再结合参考图3，图3为现有技术中鉴相器模块的结构框图。如图所示，采样获得的信息D1、D2、D3、D4，分别输入四个鉴相器，各个鉴相器用沿采样值与相邻数据采样值相比较来判决采样沿超前/滞后。上述有4相过采样，故有4个可用沿信息，使用4份相同电路分别判断，如图3所示。鉴相器判决后的信息分别输入加法器1、加法器2，加法器I对鉴相器I与鉴相器2的鉴相信息相加，加法器2对鉴相器3与鉴相器4的鉴相信息相加；触发器I对加法器I相加结果进行中间存储以保证时序收敛，触发器2对加法器2相加结果进行存储以保证时序收敛；加法器3对触发器I与触发器2输出的鉴相信息之和再次相加；触发器3对加法器3相加结果进行中间存储以保证时序收敛；多数判决/投票器对鉴相器1、鉴相器2、鉴相器3、鉴相器4之和做多数投票判决，判决当前数据时钟相位相对关系；最后通过触发器4输出两判决结果outl、out2。
[0004]在CDR鉴相器系统中，相位信息判决到有效的反馈到控制电路控制新的相位改变时间称为系统延迟。系统延迟值的大小直接决定了 CDR鉴相器系统有效带宽，该值越大，从相位信息判决到有效的反馈到控制电路控制新的相位改变的时间越长，错误的相位信息累计量也越大，采样相位点偏离理想点也越来越远。在现有技术的CDR鉴相器系统中，数据同步模块需要使用1.5个周期T(T = 4*UI，UI为4相过采样周期)将数据同步，级联的鉴相器模块中使用了 3级触发器(触发器1、2，触发器3，触发器4)，每一级触发器需要使用IT将此前结果做多数判决；从而整个系统共引入的系统延迟为1.5T+3T = 4.5T。如此大的系统延迟将引入较大的⑶R系统抖动，使得⑶R鉴相器系统的判决结果误差增大。
[0005]因此，有必要提供一种改进的⑶R鉴相器系统来克服上述缺陷。
【发明内容】
[0006]本发明的目的是提供一种⑶R鉴相器系统，本发明的⑶R鉴相器系统减少了系统延迟，降低了 CDR鉴相器系统的抖动，提高了判决精度。
[0007]为实现上述目的，本发明提供了一种⑶R鉴相器系统，包括采样器，系统时钟对其相位进行延迟形成采样时钟，所述采样器在采样时钟不同的相位时间点对输入的数据信息进行采样，其中，所述CDR鉴相器系统还包括至少四组鉴相设备及两个或门，每组所述鉴相设备包括鉴相器、第一触发器及第二触发器，采样器将在采样时钟三个连续相位时间点采样获得的采样信息输入各个所述鉴相器，所述鉴相器对输入的采样信息进行对比分析，且各个所述鉴相器具有两个输出端，所述鉴相器的第一输出端与所述第一触发器的输入端连接，所述鉴相器的第二输出端与所述第二触发器的输入端连接；系统时钟一与当前采样时钟的相位相异的时钟分别输入所述第一触发器与第二触发器的时钟控制端，系统时钟另一与当前采样时钟的相位相异的时钟分别输入所述第一触发器与第二触发器的使能端；每组鉴相设备的所述第一触发器的输出端均与一个所述或门的输入端连接，每组鉴相设备的所述第二触发器的输出端均与另一个所述或门的输入端连接。
[0008]较佳地,所述采样时钟为系统时钟延迟O-N个延迟单位后的时钟,且每个延迟单位的长度为输入数据信息长度的一半，N为正整数。
[0009]较佳地，输入每个所述鉴相器的三个采样信息，第一个采样信息为采样前一个数据信息中间位置获得的采样信息，第二个采样信息为采样前一个数据信息与后一个数据信息翻转位置获得的采样信息，第三个采样信息为采样后一个数据信息中间位置获得的采样信息，且该两数据信息为相邻的两数据信息。
[0010]较佳地，输入各个所述第一触发器与第二触发器的时钟均为采样数据信息中间位置的采样时钟。
[0011]较佳地，所述鉴相设备为四组，所述第一组鉴相设备的第一触发器与第二触发器的时钟控制端输入的采样时钟为延迟了 6个延迟单位的系统时钟，所述第一组鉴相设备的第一触发器与第二触发器的使能端输入的采样时钟为延迟了 4个延迟单位的系统时钟；所述第二组鉴相设备的第一触发器与第二触发器的时钟控制端输入的采样时钟为延迟了O个延迟单位的系统时钟，所述第二组鉴相设备的第一触发器与第二触发器的使能端输入的时钟为延迟了 6个延迟单位的系统时钟；所述第三组鉴相设备的第一触发器与第二触发器的时钟控制端输入的采样时钟为延迟了 2个延迟单位的系统时钟，所述第三组鉴相设备的第一触发器与第二触发器的使能端输入的采样时钟为延迟了 O个延迟单位的系统时钟；所述第四组鉴相设备的第一触发器与第二触发器的时钟控制端输入的采样时钟为延迟了4个延迟单位的系统时钟，所述第四组鉴相设备的第一触发器与第二触发器的时钟控制端输入的采样时钟为延迟了 2个延迟单位的系统时钟。
[0012]与现有技术相比，本发明的⑶R鉴相器系统只使用一级鉴相器设备即完成了鉴相功能，而且在所述鉴相器设备中只包括一级触发器，产生的系统延迟为0.5T，降低了⑶R鉴相器系统的抖动，提闻了判决精度
[0013]通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明。【专利附图】
【附图说明】
[0014]图1为现有技术的⑶R鉴相系统采样的时序图。
[0015]图2为现有技术的⑶R鉴相系统的结构框图。
[0016]图3为现有技术的⑶R鉴相系统的鉴相器模块的结构框图。
[0017]图4为本发明的⑶R鉴相系统采样的时序图。[0018]图5为本发明的⑶R鉴相系统的结构框图。
【具体实施方式】
[0019]现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。如上所述，本发明提供了一种CDR鉴相器系统，本发明的CDR鉴相器系统减少了系统延迟，降低了 CDR鉴相器系统的抖动，提高了判决精度。
[0020]请结合参考图4与图5，本发明的⑶R鉴相器系统包括:采样器(图未示)、至少四组鉴相设备及两个或门(0R1、0R2)。系统时钟elk对其相位进行延迟形成采样时钟，所述采
样器在米样时钟不同的相位时间点(clkO、clkl、clk2、clk3、clk4、clk5、clk6、clk7......)
对输入的数据信息data进行采样。每组所述鉴相设备包括鉴相器PHDJDG、第一触发器DFFl及第二触发器DFF2，采样器将在采样时钟三个连续相位时间点采样获得的采样信息(MO、M1、M2、M3、M4、M5、M6……)输入各个所述鉴相器PHDJDG，所述鉴相器PHDJDG对输入的采样信息进行对比分析；且各个所述鉴相器PHDJDG具有两个输出端，所述鉴相器PHDJDG的第一输出端up与所述第一触发器DFFl的输入端连接，所述鉴相器PHDJDG的第二输出端dn与所述第二触发器DFF2的输入端连接；从而所述鉴相器PHDJDG将其判决结果通过其两输出端输入至所述第一触发器DFFl与第二触发器DFF2。系统时钟一与当前米样时钟的相位相异的时钟分别输入所述第一触发器DFFl与第二触发器DFF2的时钟控制端,系统时钟另一与当前采样时钟的相位相异的时钟分别输入所述第一触发器DFFl与第二触发器DFF2的使能端；从而当输入所述第一触发器DFFl与第二触发器DFF2的两个采样时钟均为上升沿时，所述第一触发器DFFl与第二触发器DFF2输出所述鉴相器PHDJDG的判决结果。每组鉴相设备的所述第一触发器DFFl的输出端均与一个所述或门ORl的输入端连接，每组鉴相设备的所述第二触发器DFF2的输出端均与另一个所述或门0R2的输入端连接；从而任一采样信息被所述鉴相器PHDJDG判决为超前/滞后均可通过所述或门0R1、0R2输出判决结果，以方便进行后续调节。其 中，所述采样时钟为系统时钟elk延迟O-N个延迟单位后的时钟,且每个延迟单位的长度为输入数据信息长度的一半，N为正整数，N的取值可根据采样数据信息data的多少具体设置；采样时钟clkl-clk7的相位相对于系统时钟elk依次延迟了一个延迟单位，clkO的相位相对elk没有延迟,具体如图4所示,在设置所述延迟单位时,采样时钟clkO、clk2、clk4、clk6在对应数据信息(S1、S2、S3、S4……)的中间位置进行采样，而clkl、clk3、clk5、clk7在数据信息(S1、S2、S3、S4……)翻转位置进行采样，从而可根据输入数据信息data的长度而具体设置延迟单位的延迟时间。如图4及图5所示，所述采样器
在米样时钟不同的相位时间点(clkO、clkl、clk2、clk3、clk4、clk5、clk6、clk7......)米样
获得的数据信息(M0、M1、M2、M3、M4、M5、M6……)在本发明的优选实施方式中，输入每个所述鉴相器PHDJDG的三个采样信息，第一个采样信息为采样前一个数据信息中间位置获得
的采样信息(M0、M2、M4、M6......中的一个)，第二个采样信息为采样前一个数据信息与后一
个数据信息翻转位置获得的采样信息(M1、M3、M5、M7……中的一个)，第三个采样信息为采样后一个数据信息中间位置获得的采样信息(M0、M2、M4、M6……中的一个)，且该两数据信息为相邻的两数据信息。另外，输入各个所述第一触发器DFFl与第二触发器DFF2的时钟
均为采样数据信息中间位置的采样时钟，例如为采样时钟(clk0、clk2、clk4、clk6......)中
的两个。[0021]具体地,参考图5,描述本发明的一个具体实施例。时钟clkO相较系统时钟elk延迟了 O个延迟单位，且时钟clkO采样数据信息SI的中间位置，得到采样后的信息MO ;采样时钟clkl相较系统时钟elk延迟了 I个延迟单位，且时钟clkl采样数据信息SI翻转至数据信息S2的翻转位置，得到采样后的信息Ml ;依此类推，采样时钟clkN相较系统时钟elk延迟了 N个延迟单位，得到采样信息丽；且如图4所示，当N为双数时，采样时钟clkN采样数据信息的中间位置，当N为单数时，采样时钟clkN采样数据信息的翻转位置。采样器将在三个连续相位时间点采样获得的采样信息MO-MN输入所述鉴相器PHDJDG，具体为图5中输入第一组鉴相器设备的鉴相器PHDJDG的为采样信息M0、M1、M2，且采样信息MO为采样数据信息SI中间位置获得的采样信息，采样信息Ml为采样数据信息SI与数据信息S2翻转位置获得的采样信息，采样信息M2为采样数据信息S2中间位置获得的采样信息；所述鉴相器PHDJDG对输入的采样信息MO、Ml、M2进行判决，并通过其两个输出端up、dn输出判决结果，其中，所述鉴相器PHDJDG的判决结果如表1所示:
【权利要求】
1.一种CDR鉴相器系统，包括采样器，系统时钟对其相位进行延迟形成采样时钟，所述采样器在采样时钟不同的相位时间点对输入的数据信息进行采样，其特征在于，还包括至少四组鉴相设备及两个或门，每组所述鉴相设备包括鉴相器、第一触发器及第二触发器，采样器将在采样时钟三个连续相位时间点采样获得的采样信息输入各个所述鉴相器，所述鉴相器对输入的采样信息进行对比分析，且各个所述鉴相器具有两个输出端，所述鉴相器的第一输出端与所述第一触发器的输入端连接，所述鉴相器的第二输出端与所述第二触发器的输入端连接；系统时钟一与当前采样时钟的相位相异的时钟分别输入所述第一触发器与第二触发器的时钟控制端，系统时钟另一与当前采样时钟的相位相异的时钟分别输入所述第一触发器与第二触发器的使能端；每组鉴相设备的所述第一触发器的输出端均与一个所述或门的输入端连接，每组鉴相设备的所述第二触发器的输出端均与另一个所述或门的输入端连接。
2.如权利要求1所述的CDR鉴相器系统，其特征在于，所述采样时钟为系统时钟延迟O-N个延迟单位后的时钟，且每个延迟单位的长度为输入数据信息长度的一半，N为正整数。
3.如权利要求2所述的CDR鉴相器系统，其特征在于，输入每个所述鉴相器的三个采样信息，第一个采样信息为采样前一个数据信息中间位置获得的采样信息，第二个采样信息为采样前一个数据信息与后一个数据信息翻转位置获得的采样信息，第三个采样信息为采样后一个数据信息中间位置获得的采样信息，且该两数据信息为相邻的两数据信息。
4.如权利要求1所述的CDR鉴相器系统，其特征在于，输入各个所述第一触发器与第二触发器的时钟均为采样数据信息中间位置的采样时钟。
5.如权利要求1所述的CDR鉴相器系统，其特征在于，所述鉴相设备为四组，所述第一组鉴相设备的第一触发器与第二触发器的时钟控制端输入的采样时钟为延迟了 6个延迟单位的系统时钟，所述第一组鉴相设备的第一触发器与第二触发器的使能端输入的采样时钟为延迟了 4个延迟单位的系统时钟；所述第二组鉴相设备的第一触发器与第二触发器的时钟控制端输入的采样时钟为延迟了 O个延迟单位的系统时钟，所述第二组鉴相设备的第一触发器与第二触发器的使能端输入的时钟为延迟了 6个延迟单位的系统时钟；所述第三组鉴相设备的第一触发器与第二触发器的时钟控制端输入的采样时钟为延迟了 2个延迟单位的系统时钟，所述第三组鉴相设备的第一触发器与第二触发器的使能端输入的采样时钟为延迟了 O个延迟单位的系统时钟；所述第四组鉴相设备的第一触发器与第二触发器的时钟控制端输入的采样时钟为延迟了 4个延迟单位的系统时钟，所述第四组鉴相设备的第一触发器与第二触发器的时钟控制端输入的采样时钟为延迟了 2个延迟单位的系统时钟。
【文档编号】H03L7/085GK104009757SQ201410229384
【公开日】2014年8月27日 申请日期:2014年5月27日 优先权日:2014年5月27日
【发明者】张子澈 申请人:四川和芯微电子股份有限公司