一种半桥驱动电路中的自举二极管仿真电路的制作方法
【专利摘要】一种半桥驱动电路中的自举二极管仿真电路，在现有自举二极管仿真电路的栅极驱动电路结构中加入了一个电平移位和一个简单电荷泵，在栅极驱动输入信号为低电平时，栅极驱动电路输出给N沟道LDMOS晶体管LD1的栅压为低电平，关断N沟道LDMOS晶体管LD1。在栅极驱动输入信号为高电平时，栅极驱动电路输出给N沟道LDMOS晶体管LD1的栅压为高电平，从而提高了N沟道LDMOS晶体管LD1的栅极电压，降低了LD1的导通电阻，提高了给自举电容的充电电流。
【专利说明】一种半桥驱动电路中的自举二极管仿真电路
【技术领域】
[0001]本发明涉及半桥驱动电路，尤其涉及一种半桥驱动电路中的自举二极管仿真电路。
【背景技术】
[0002]半桥驱动电路在电机驱动、电子镇流器、开关电源等领域中有着广泛的应用，它用来驱动两个以图腾柱形式连接的功率MOS管或IGBT，使其交替导通。半桥驱动电路内部除了作为高侧与低侧电路接口的高压电平移位电路外(它位于隔离结构的边缘，需要工作在几百伏特的电压下)，其他的电路模块分别位于高压区(高侧电源供电)和低压区(低侧电源供电)，均工作在10到20伏的电压下，为了提高电源的利用效率，只采用单电源供电，低压区直接使用直流电源VCC供电，而高压区处于浮置状态则通过自举电容供电，如图1所示，当半桥结构中下管(低侧管)M1导通，上管(高侧管)M2关断时，直流电源VCC通过自举二极管Db和下管M1对自举电容Cb充电，当上管开启，下管关断时，自举电容Cb为高侧电路供电。
[0003]外接自举电路由自举二极管Db和自举电容Cb构成，但是自举二极管会增大电路的成本，导通压降影响最终电容上的充电压降，且其反向恢复电流引起自举电容漏电，而由于自举二极管需要的峰值电流容量太大，击穿电压太高，以至于不能集成在芯片内，美国专利第7215189B2号提出一种具有动态背栅偏置的自举二极管仿真器，替代图1中的自举二极管Db，如图2、3所示，自举二极管仿真器包括N沟道LDMOS晶体管LD1，其漏极连接到低侧电源电压，源极连接到自举二极管仿真器的输出VB，栅极由栅极驱动电路控制，背栅极连接到动态背栅偏置电路。仅在低侧驱动输出LO为高时，控制所述N沟道LDMOS晶体管导通，实现对自举电容Cb充电。
[0004]虽然美国专利第7215189B2号中的栅极驱动电路能够有效防止LDMOS误开启，且其动态背栅偏置能够防止N沟道LDMOS晶体管LDl的寄生三极管导通，并且使得在充电过程中N沟道LDMOS晶体管LDl的导通电阻不断降低，增大了自举充电电流。但是，其栅极驱动电路输出的给N沟道LDMOS晶体管LDl栅极的驱动电压Vgate不够高，这使得N沟道LDMOS晶体管LDl的导通电阻仍然过高，充电速度仍不够快。这使得这种传统的自举二极管仿真电路不适合于某些应用，例如高频半桥驱动电路应用。
【发明内容】
[0005]本发明目的在于针对美国专利第7215189B2号中自举二极管仿真电路的缺点，提供一种半桥驱动电路中的自举二极管仿真电路，对其中的栅极驱动电路进行了改进，能够提高自举二极管仿真器中N沟道LDMOS晶体管LDl的栅极驱动电压Vgate。
[0006]为了实现上述目的，本发明的技术方案如下:
[0007]—种半桥驱动电路中的自举二极管仿真电路，半桥驱动电路包括作为负载的低侧NMOS管M1和高侧NMOS管M2以及低侧驱动电路、高侧驱动电路、逻辑控制电路、自举电容Cb和自举二极管仿真电路，高侧NMOS管M2和低侧NMOS管M1以图腾柱的方式相连接，高侧NMOS管M2的漏极连接高侧电源VH，高侧NMOS管M2的栅极连接高侧驱动电路的输出HO，高侧NMOS管M2的源极与低侧NMOS管M1的漏极互连并连接高侧驱动电路的浮动地端VS及自举电容Cb的一端，自举电容Cb的另一端连接自举二极管仿真电路的输出电压VB，低侧NMOS管M1的栅极连接低侧驱动电路的输出L0，低侧NMOS管M1的源极公共地C0M，低侧驱动电路的供电端连接低侧电源VCC，低侧驱动电路的接地端连接公共地C0M，高侧驱动电路的供电端连接自举二极管仿真电路的输出电压VB，自举二极管仿真电路的供电端连接低侧电源VCC，高侧输入信号HIN和低侧输入信号LIN通过逻辑控制电路分别输出高侧信号及低侧信号给高侧驱动电路及低侧驱动电路，低侧输入信号LIN还连接自举二极管仿真电路的信号输入端，逻辑控制电路的供电端连接低侧电源VCC，逻辑控制电路的接地端连接公共地COM ；
[0008]自举二极管仿真电路包括N沟道LDMOS晶体管LDl、栅极驱动电路及动态背栅偏置电路，N沟道LDMOS晶体管LDl的栅极连接栅极驱动电路的输出，栅极驱动电路的输出还连接动态背栅偏置电路，用来偏置动带背栅偏置电路中的LDMOS管LD2的栅极，栅极驱动电路的输入连接低侧输入信号LIN，N沟道LDMOS晶体管LDl的源极为自举二极管仿真电路的输出电压VB端，N沟道LDMOS晶体管LDl的漏极连接低侧电源VCC，动态背栅偏置电路的输入连接低侧输入信号LIN，动态背栅偏置电路的输出连接N沟道LDMOS晶体管LDl的背栅极；
[0009]动态背栅偏置电路包括反相器INV4、NM0S管MN3、NM0S管MN4、沟道LDMOS晶体管LD2、电流源13、电流源14和寄生三极管Ql，反相器INV4的输入端连接低侧输入信号LIN，反相器INV4的输出端连接NMOS管MN3的栅极，NMOS管MN3的漏极与NMOS管MN4的栅极、沟道LDMOS晶体管LD2的源极以及电流源14的正端连接，NMOS管MN4的漏极连接低侧电源VCC, NMOS管MN4的源极与电流源13的正端、沟道LDMOS晶体管LD2的背栅极以及寄生三极管Ql的发射极连接在一起并作为动态背栅偏置电路的输出Vback连接N沟道LDMOS晶体管LDl的背栅极，沟道LDMOS晶体管LD2的栅极连接N沟道LDMOS晶体管LDl的栅极即栅极驱动电路的输出，沟道LDMOS晶体管LD2的漏极连接寄生三极管Ql的基极并与自举二极管仿真电路的输出电压VB连接，寄生三极管Ql的集电极、电流源13、14的负端以及NMOS管丽3的源极均连接公共地COM ；
[0010]其特征在于:自举二极管仿真电路中的栅极驱动电路包括反相器INV1、反相器INV2、反相器INV3、电容Cl、电容C2、NMOS管MNl、NMOS管MN2、PMOS管MP1、施密特触发器
S、二极管D1、寄生二极管D2以及电流源Il和电流源12，反相器INVl的输入端连接低侧输入信号LIN，反相器INVl的输出端与反相器INV2的输入端和NMOS管丽I的栅极连接，反相器INV2的输出端连接电容Cl的一端，电容Cl的另一端连接二极管Dl的阴极和反相器INV3的电源端，二极管Dl的阳极与NMOS管丽2的漏极和PMOS管MPl源极连接在一起并连接低侧电源VCC，反相器INV3的输出端与NMOS管丽I的源极、寄生二极管D2的阳极和NMOS管MN2的栅极连接，NMOS管MNl的漏极连接寄生二极管D2的阴极，NMOS管MN2的源极连接PMOS管MPl的栅极和电流源Il的正端，PMOS管MPl的漏极连接施密特触发器S的输入端和电流源12的正端，电流源I1、12的负端均接地，施密特触发器S的输出端连接电容C2的一端，电容C2的另一端连接NMOS管MNl的漏极并作为栅极驱动电路的输出Vgate连接N沟道LDMOS晶体管LDl的栅极和动态背栅偏置电路中沟道LDMOS晶体管LD2的栅极。[0011]与现有技术相比，本发明具有的优点如下:
[0012](I)本发明与现有技术自举二极管仿真电路中原栅极驱动电路相比，输出电压增加了电平移位电路引入的电压VGS2，从而提高了 LDMOS晶体管LDl的栅极电压，降低了LDM0SLDI的导通电阻，提高了给自举电容的充电电流。
[0013](2)在芯片上电启动时或者由于外界环境导致自举电容上的电荷被过度泄放时，自举电容的充电时间可能需要几百微秒以上，在电容电压没充到足够高时，芯片高侧一直处于欠压状态，半桥上管M2保持关断，而脉冲发生器像正常情况下一样开启高压电平移位电路中N沟道横向双扩散MOS管，自举电容上的电荷通过电平移位电路的电阻和N沟道LDMOS晶体管放电，浪费自举电容上储存的电能，本发明缩短了上电启动时间和处于欠压状态的充电周期，等效于减少了自举电容无谓的放电阶段，提高了自举电容电荷的利用效率和充电效率。
[0014](3)本发明降低了 LDMOS晶体管LDI的导通电阻，降低了由于LDMOS晶体管LDI导通电阻带来的导通损耗。
【专利附图】
【附图说明】
[0015]图1是现有技术采用自举二极管和自举电容的传统半桥驱动电路；
[0016]图2是美国专利第7215189B2号采用自举二极管仿真电路替代图1中自举二极管的半桥驱动电路；
[0017]图3是图2中自举二极管仿真电路的基本结构；
[0018]图4是图3自举二极管仿真电路中的动态背栅偏置电路；
[0019]图5是本发明自举二极管仿真电路中的栅极驱动电路。
【具体实施方式】
[0020]本发明半桥驱动电路与图2美国专利第7215189 B2号相同，当低侧驱动电路输出LO为高电平使得功率管M1开启时，自举二极管仿真电路允许电流从低侧电源电压VCC流过自举二极管仿真电路和功率管M2向自举电容Cb充电，从而自举电容Cb充电到接近于低侧电源电压VCC。当功率管M2开启而功率管M1关断时，自举二极管仿真电路阻止电流从低侧电源电压VCC流向电容CB，从而存储在自举电容Cb中的电荷为高侧驱动电路提供电压。[0021 ] 本发明的自举二极管仿真电路与图3相同，自举二极管仿真电路中的动态背栅偏置电路与图4相同，栅极驱动电路和动态背栅偏置电路均由低侧输入信号LIN控制。栅极驱动电路的输入控制信号接LIN，输出连接至N沟道LDMOS晶体管LDl的栅极，栅极驱动电路输出端Vgate的高低，由输入信号LIN控制，当LIN为低电平时，Vgate为低电平，N沟道LDMOS晶体管LDl关断，当LIN为高电平时，Vgate为高电平，N沟道LDMOS晶体管LD2导通，所以通过输入信号LIN控制栅极驱动电路输出Vgate的高低，从而使N沟道LDMOS晶体管LDl导通或关断。动态背栅偏置电路的输入控制信号接LIN，输出连接至LDMOS晶体管LDl的背栅极，背栅极偏置电路通过在N沟道LDMOS晶体管LDl导通时向LDMOS晶体管LDl施加动态偏置电压，该偏置电压接近于LDMOS晶体管LDl的源极电压，但比所述N沟道LDMOS晶体管LDl的源极电压稍低。
[0022]参看图5，本发明自举二极管仿真电路中的栅极驱动电路包括包括反相器INV1、反相器INV2、反相器INV3、电容Cl、电容C2、NMOS管丽1、NMOS管丽2、PMOS管MP1、施密特触发器S、二极管D1、寄生二极管D2以及电流源Il和电流源12，反相器INVl的输入端连接低侧输入信号LIN，反相器INVl的输出端与反相器INV2的输入端和NMOS管丽I的栅极连接，反相器INV2的输出端连接电容Cl的一端，电容Cl的另一端连接二极管Dl的阴极和反相器INV3的电源端(反相器INV3的电源电压由充电泵电容提供，理论上该反相器的电源电压在VCC?2VCC-VD1，而其他的反相器的电源电压默认为VCC)。二极管Dl的阳极与NMOS管丽2的漏极和PMOS管MPl源极连接在一起并连接低侧电源VCC，反相器INV3的输出端与NMOS管丽I的源极、寄生二极管D2的阳极和NMOS管丽2的栅极连接，NMOS管丽I的漏极连接寄生二极管D2的阴极，NMOS管丽2的源极连接PMOS管MPl的栅极和电流源Il的正端，PMOS管MPl的漏极连接施密特触发器S的输入端和电流源12的正端，电流源I1、12的负端均接地，施密特触发器S的输出端连接电容C2的一端，电容C2的另一端连接NMOS管丽I的漏极并作为栅极驱动电路的输出Vgate连接N沟道LDMOS晶体管LDl的栅极和动态背栅偏置电路中沟道LDMOS晶体管LD2的栅极。
[0023]根据图5，本发明在现有栅极驱动电路结构中加入了一个电平移位和一个简单电荷泵，在栅极驱动输入信号为低电平时，栅极驱动电路输出Vgate为低电平，关断LDMOS晶体管LDl，在栅极驱动输入信号为高电平时，栅极驱动电路输出Vgate为高电平。NMOS管MN2和电流源Il组成的源极跟随器作为电平移位电路，二极管Dl、电容Cl和反相器INV3构成简单电荷泵，电荷泵自举的具体工作原理是:当低侧输入信号LIN输入低电平(O电位)时，反相器INVl与INV2的连接端为高电平，电容Cl与二极管Dl的连接端被充电到接近低侧电源电压VCC，NMOS管MN2栅极电压即NMOS管MNl的源极为低电平，从而N沟道LDMOS晶体管LDl的栅极Vgate为低电平，因为在半桥负载节点(M1与M2的连接端)的电压转换期间，当负载节点端的dV/dt较大时，N沟道LDMOS晶体管LDl的米勒效应电流可能会很大，本发明使NMOS管丽2栅极输入电压为低电平，在半桥负载节点电平转换期间，N沟道LDMOS晶体管LDl的栅极电荷将通过NMOS管丽I泄放，降低了 LDMOS晶体管LDl误开启的可能；在低侧输入信号LIN为高电平(VCC电位)时，反相器INVl与INV2的连接端为低电位，INV2的输出端为高电平，电容Cl与二极管Dl的连接端电压高于低侧电源电压VCC，所高出的电压等于电容Cl中保持的充电电压量，电容Cl与二极管Dl连接端的电压近似为2倍VCC，在有限的延迟内，反相器INV3的输出即NMOS管丽2栅极输入电压也近似为低侧电源电压VCC加上NMOS管丽2的栅源电压VGS2再减去PMOS管MPl的阈值电压，在这有限的延时内，PMOS管MPl保持导通，施密特触发器S输入为高电平，从而施密特触发器S输出为低电平，这导致电容Cl与二极管Dl的连接端通过反相器INV3中的PMOS管和寄生二极管D2向电容C2充电，Vgate端的电压相对于施密特触发器S输出端逐渐升高，一旦NMOS管丽2的栅极输入端电压升高到低侧电源电压VCC加上NMOS丽2的栅源电压VGS2再减去PMOS管MPl的阈值电压，即一旦PMOS管MPl的栅极电压上升为低侧电源电压VCC减去PMOS管MPl的阈值电压时，施密特触发器S输入为低电平，施密特触发器S的输出端为高电平(VCC电位)，从而Vgate端的电位高于低侧电源电压，所高出的值为电容C2上所保持的电压量，此时，Vgate端的电压理论上为2倍低侧电源电压VCC加上NMOS管的栅源电压VGS2再减去PMOS管MPl的阈值电压，但是Vgate端的电压通常小于该值，由于寄生二极管D2的导通压降的影响，Vgate端的电压还需要再减去该寄生二极管D2的导通压降。此外，受到施密特触发器S和PMOS管MPl支路的翻转电平影响，实际的Vgate端的电压会再略小一些，但若想提高Vgate端的电压可增加NMOS管丽2的栅源电压VGS2。本发明将N沟道LDMOS晶体管LDl的栅极电压提高了一个可观的电压值VGS2，有效降低了 N沟道LDMOS晶体管的导通电阻，同时也提高了给自举电容Cb的充电电流，缩短了充电时间。
[0024]图5的工作过程:栅极驱动电路根据低侧输入信号LIN使得N沟道LDMOS晶体管LDl导通或关断。相对于N沟道LDMOS晶体管LDl的漏极，栅极驱动电路为N沟道LDMOS晶体管LDl的栅极提供正电压。由于N沟道LDMOS晶体管LDl的漏极极连接到低侧电源电压VCC，因此，栅极驱动电路的输出电平Vgate需要高于低侧电源电压VCC，这可通过对电容C2自举充电并将其电压用来驱动N沟道LDMOS晶体管LDl的栅极来实现。
【权利要求】
1.一种半桥驱动电路中的自举二极管仿真电路，半桥驱动电路包括作为负载的低侧NMOS管M1和高侧NMOS管M2以及低侧驱动电路、高侧驱动电路、逻辑控制电路、自举电容Cb和自举二极管仿真电路，高侧NMOS管M2和低侧NMOS管M1以图腾柱的方式相连接，高侧NMOS管M2的漏极连接高侧电源VH，高侧NMOS管M2的栅极连接高侧驱动电路的输出HO，高侧NMOS管M2的源极与低侧NMOS管M1的漏极互连并连接高侧驱动电路的浮动地端VS及自举电容Cb的一端，自举电容Cb的另一端连接自举二极管仿真电路的输出电压VB，低侧NMOS管M1的栅极连接低侧驱动电路的输出L0，低侧NMOS管M1的源极公共地C0M，低侧驱动电路的供电端连接低侧电源VCC，低侧驱动电路的接地端连接公共地C0M，高侧驱动电路的供电端连接自举二极管仿真电路的输出电压VB，自举二极管仿真电路的供电端连接低侧电源VCC，高侧输入信号HIN和低侧输入信号LIN通过逻辑控制电路分别输出高侧信号及低侧信号给高侧驱动电路及低侧驱动电路，低侧输入信号LIN还连接自举二极管仿真电路的信号输入端，逻辑控制电路的供电端连接低侧电源VCC，逻辑控制电路的接地端连接公共地COM ； 自举二极管仿真电路包括N沟道LDMOS晶体管LD1、栅极驱动电路及动态背栅偏置电路，N沟道LDMOS晶体管LDl的栅极连接栅极驱动电路的输出，栅极驱动电路的输出还连接动态背栅偏置电路，用来偏置动带背栅偏置电路中的LDMOS管LD2的栅极，栅极驱动电路的输入连接低侧输入信号LIN，N沟道LDMOS晶体管LDl的源极为自举二极管仿真电路的输出电压VB端，N沟道LDMOS晶体管LDl的漏极连接低侧电源VCC，动态背栅偏置电路的输入连接低侧输入信号LIN，动态背栅偏置电路的输出连接N沟道LDMOS晶体管LDl的背栅极； 动态背栅偏置电路包括反相器INV4、NM0S管MN3、NM0S管MN4、沟道LDMOS晶体管LD2、电流源13、电流源14和寄生三极管Ql，反相器INV4的输入端连接低侧输入信号LIN，反相器INV4的输出端连接NMOS管MN3的栅极，NMOS管MN3的漏极与NMOS管MN4的栅极、沟道LDMOS晶体管LD2的源极 以及电流源14的正端连接，NMOS管MN4的漏极连接低侧电源VCC，NMOS管MN4的源极与电流源13的正端、沟道LDMOS晶体管LD2的背栅极以及寄生三极管Ql的发射极连接在一起并作为动态背栅偏置电路的输出Vback连接N沟道LDMOS晶体管LDl的背栅极，沟道LDMOS晶体管LD2的栅极连接N沟道LDMOS晶体管LDl的栅极即栅极驱动电路的输出，沟道LDMOS晶体管LD2的漏极连接寄生三极管Ql的基极并与自举二极管仿真电路的输出电压VB连接，寄生三极管Ql的集电极、电流源13、14的负端和NMOS管丽3的源极均连接公共地COM ； 其特征在于:自举二极管仿真电路中的栅极驱动电路包括反相器INV1、反相器INV2、反相器INV3、电容Cl、电容C2、NMOS管丽1、匪OS管丽2、PMOS管MPl、施密特触发器S、二极管D1、寄生二极管D2以及电流源Il和电流源12，反相器INVl的输入端连接低侧输入信号LIN，反相器INVl的输出端与反相器INV2的输入端和NMOS管丽I的栅极连接，反相器INV2的输出端连接电容Cl的一端，电容Cl的另一端连接二极管Dl的阴极和反相器INV3的电源端，二极管Dl的阳极与NMOS管丽2的漏极和PMOS管MPl源极连接在一起并连接低侧电源VCC，反相器INV3的输出端与NMOS管丽I的源极、寄生二极管D2的阳极和NMOS管MN2的栅极连接，NMOS管MNl的漏极连接寄生二极管D2的阴极，NMOS管MN2的源极连接PMOS管MPl的栅极和电流源Il的正端，PMOS管MPl的漏极连接施密特触发器S的输入端和电流源12的正端，电流源I1、12的负端均接地，施密特触发器S的输出端连接电容C2的一端，电容C2的另一端连接NMOS管丽I的漏极并作为栅极驱动电路的输出Vgate连接N沟道LDMOS晶体管LDl的 栅极和动态背栅偏置电路中沟道LDMOS晶体管LD2的栅极。
【文档编号】H03K19/08GK104022776SQ201410304459
【公开日】2014年9月3日 申请日期:2014年6月27日 优先权日:2014年6月27日
【发明者】孙伟锋, 黄泽祥, 张允武, 祝靖, 陆生礼, 时龙兴 申请人:东南大学