一种分段式电流舵dac电路的制作方法
【专利摘要】本发明提供了一种分段式电流舵DAC电路，属于集成电路领域。该分段式电流舵DAC电路包括由电阻R0~R6组成的电阻衰减网络、开关S0~S11组成的开关电路和电流源I0~I11组成的电流源电路。本发明的主要优点是利用电阻衰减网络对12位电流型DAC进行合理分段，减小了电路（电流源及译码电路）的复杂程度，减小了芯片的面积，降低了芯片的功耗，同时还提高了DAC的性能。
【专利说明】—种分段式电流蛇DAC电路
【技术领域】
[0001]本发明属于集成电路领域，特别涉及一种分段式电流舵DAC电路。
【背景技术】
[0002]DAC是数模转换器的简称。作为连接数字信号与模拟信号的桥梁，DAC现在已经被广泛应用于计算机、通信等各种领域中。
目前广泛应用的电流源DAC结构有三种，分别是二进制加权电流源结构、单位电流源型电流源结构和这两种结构结合而成的分段式电流源结构。
传统的分段式电流源结构的普遍做法是低位采用二进制加权电流源结构以节省面积，高位采用单位电流源型电流源结构以提高性能。这种分段式电流源结构仍然存在着结构复杂、面积大、功耗闻等缺点。
【发明内容】
[0003]有鉴于此，本发明提供了一种分段式电流舵DAC电路，以减小现有DAC的面积，降低其功耗，提高其性能。
一种分段式电流舵DAC电路，其特征在于包括由电阻RO?R6组成的电阻衰减网络、开关SO?Sll组成的开关电路和电流源1?Ill组成的电流源电路；
其中，电阻RO —端接地，另一端接节点A ;电阻Rl —端接节点A，另一端接节点B ;电阻R2 —端接地，另一端接节点B ;电阻R3 —端接节点B，另一端接节点C ;电阻R4 —端接地，另一端接节点C ;电阻R5 —端接节点C，另一端接输出端VOUT ;电阻R6 —端接地，另一端接输出端VOUT ;电流源1 —端与开关SO —端相连，电流源1另一端接电源VDD，开关SO另一端接节点A ;电流源Il 一端与开关SI —端相连，电流源Il另一端接电源VDD，开关SI另一端接节点A ；电流源12 —端与开关S2 —端相连，电流源12另一端接电源VDD，开关S2另一端接节点A ;电流源13 —端与开关S3 —端相连，电流源13另一端接电源VDD，开关S3另一端接节点B ；电流源14 一端与开关S4 —端相连，电流源14另一端接电源VDD，开关S4另一端接节点B ；电流源15 —端与开关S5 —端相连，电流源15另一端接电源VDD，开关S5另一端接节点B ；电流源16 —端与开关S6 —端相连，电流源16另一端接电源VDD，开关S6另一端接节点C ；电流源17 —端与开关S7 —端相连，电流源17另一端接电源VDD，开关S7另一端接节点C ；电流源18 —端与开关S8 —端相连，电流源18另一端接电源VDD，开关S8另一端接节点C ;电流源19与开关S9 —端相连，电流源19另一端接电源VDD，开关S9另一端接输出端VOUT ;电流源IlO与开关SlO —端相连，电流源IlO另一端接电源VDD，开关SlO另一端接输出端VOUT ;电流源Ill与开关Sll —端相连，电流源Ill另一端接电源VDD，开关Sll另一端接输出端VOUT。
进一步的，所述分段式电流舵DAC电路还包括开关信号产生单元，所述开关信号产生单元由依次相连的寄存器、译码器及锁存器构成；输入信号DO?Dll输入所述开关信号产生单元，输出开关控制信号控制开关SO?Sll的通断。 进一步的，所述电流源1?Ill大小比例为10:11:12:13:14:15:16:17:18:19:110:1ll = 1:2:4:1:2:4:1:2:4:1:2:4ο
进一步的，所述电阻RO?R6大小比例为R0:R1:R2:R3:R4:R5:R6 =7:49:8:49:8:49:8。
进一步的，所述开关SO?Sll为MOS管开关。
本发明提供的分段式电流舵DAC电路的主要优点是利用电阻衰减网络，对电流型DAC进行合理分段，降低了电路的复杂程度，减小了芯片的面积，降低了芯片的功耗，同时还可以提高DAC的性能。
【专利附图】
【附图说明】
[0004]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的分段式电流舵DAC电路示意图。
图2为本发明实施例1提供的开关信号产生单元电路结构示意图。
【具体实施方式】
[0005]本发明公开了一种分段式电流舵DAC电路，所述分段式电流舵DAC电路利用电阻衰减网络，对12位电流型DAC进行合理分段，减小了电路(电流源及译码电路)的复杂程度，减小了芯片的面积，降低了芯片的功耗，同时还可以提高DAC的性能。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
一种分段式电流舵DAC电路，如图1所示，包括由电阻RO?R6组成的电阻衰减网络、开关SO?Sll组成的开关电路和电流源1?Ill组成的电流源电路；
其中，电阻RO —端接地，另一端接节点A ;电阻Rl —端接节点A，另一端接节点B ;电阻R2 —端接地，另一端接节点B ;电阻R3 —端接节点B，另一端接节点C ;电阻R4 —端接地，另一端接节点C ;电阻R5 —端接节点C，另一端接输出端VOUT ;电阻R6 —端接地，另一端接输出端VOUT ;电流源1 —端与开关SO —端相连，电流源1另一端接电源VDD，开关SO另一端接节点A ；电流源Il 一端与开关SI 一端相连，电流源Il另一端接电源VDD，开关SI另一端接节点A ；电流源12 —端与开关S2 —端相连，电流源12另一端接电源VDD，开关S2另一端接节点A ;电流源13 —端与开关S3 —端相连，电流源13另一端接电源VDD，开关S3另一端接节点B ；电流源14 一端与开关S4 —端相连，电流源14另一端接电源VDD，开关S4另一端接节点B ；电流源15 —端与开关S5 —端相连，电流源15另一端接电源VDD，开关S5另一端接节点B ；电流源16 —端与开关S6 —端相连，电流源16另一端接电源VDD，开关S6另一端接节点C ；电流源17 —端与开关S7 —端相连，电流源17另一端接电源VDD，开关S7另一端接节点C ；电流源18 —端与开关S8 —端相连，电流源18另一端接电源VDD，开关S8另一端接节点C ；电流源19与开关S9 —端相连，电流源19另一端接电源VDD，开关S9另一端接输出端VOUT ；电流源IlO与开关SlO —端相连，电流源IlO另一端接电源VDD，开关SlO另一端接输出端VOUT ;电流源Ill与开关Sll —端相连，电流源Ill另一端接电源VDD，开关Sll另一端接输出端VOUT。
作为本发明的实施例，如图2所示，所述分段式电流舵DAC电路还包括开关信号产生单元，所述开关信号产生单元由依次相连的寄存器、译码器及锁存器构成；输入信号DO?Dll输入所述开关信号产生单元，输出开关控制信号控制开关SO?Sll的通断。
作为本发明的实施例，所述电流源1?Ill大小比例为10:11:12:13:14:15:16:17:18:19:110:111 = 1:2:4:1:2:4:1:2:4:1:2:4ο
作为本发明的实施例，所述电阻RO?R6大小比例为R0:R1:R2:R3:R4:R5:R6 =7:49:8:49:8:49:8。
作为本发明的实施例，所述开关SO?Sll为MOS管开关。
通过所述电阻RO?R6大小比例和电流源1?Ill大小比例的上述设置，电阻RO?R6构成了一个8倍的衰减网络，电流源10、13、16、19流入电阻衰减网络后在输出点VOUT产生的电压比例为1:8:82:83 ;而电流源1?Ill大小比例为10:11:12:13:14:15:16:17:18:19:110:111 = 1:2:4:1:2:4:1:2:4:1:2:4,这就使得电流源阵列和电阻衰减网络的组合正好构成了一个12位的DAC，即电流源1?Ill在输出点VOUT上产生的电压比例为1:2:
O2.03.94.95.96.97.98.99.910.911
乙 ?乙 ?乙 ?乙 ?乙 ?乙 ?乙 ?乙 ?乙 ?乙 O
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【权利要求】
1.一种分段式电流舵DAC电路，其特征在于包括由电阻R(TR6组成的电阻衰减网络、开关s(Tsii组成的开关电路和电流源?(Γπι组成的电流源电路； 其中，电阻RO —端接地，另一端接节点A ;电阻Rl —端接节点Α，另一端接节点B ;电阻R2 —端接地，另一端接节点B ;电阻R3 —端接节点B，另一端接节点C ;电阻R4 —端接地，另一端接节点C ;电阻R5 —端接节点C，另一端接输出端VOUT ;电阻R6 —端接地，另一端接输出端VOUT ;电流源1 —端与开关SO —端相连，电流源1另一端接电源VDD，开关SO另一端接节点A ;电流源Il 一端与开关SI —端相连，电流源Il另一端接电源VDD，开关SI另一端接节点A ；电流源12 —端与开关S2 —端相连，电流源12另一端接电源VDD，开关S2另一端接节点A ;电流源13 —端与开关S3 —端相连，电流源13另一端接电源VDD，开关S3另一端接节点B ;电流源14 一端与开关S4 —端相连，电流源14另一端接电源VDD，开关S4另一端接节点B ；电流源15 —端与开关S5 —端相连，电流源15另一端接电源VDD，开关S5另一端接节点B ；电流源16 —端与开关S6 —端相连，电流源16另一端接电源VDD，开关S6另一端接节点C ;电流源17 —端与开关S7 —端相连，电流源17另一端接电源VDD，开关S7另一端接节点C ；电流源18 —端与开关S8 —端相连，电流源18另一端接电源VDD，开关S8另一端接节点C ；电流源19与开关S9 —端相连，电流源19另一端接电源VDD，开关S9另一端接输出端VOUT ;电流源IlO与开关SlO —端相连，电流源IlO另一端接电源VDD，开关SlO另一端接输出端VOUT ;电流源Ill与开关Sll —端相连，电流源Ill另一端接电源VDD，开关Sll另一端接输出端VOUT。
2.如权利要求1所述的分段式电流舵DAC电路，其特征在于，还包括开关信号产生单元，所述开关信号产生单元由依次相连的寄存器、译码器及锁存器构成；输入信号D(TD11输入所述开关信号产生单元，输出开关控制信号控制开关S(TS11的通断。
3.如权利要求1所述的分段式电流舵DAC电路，其特征在于，所述电流源Ι(ΓΙ11大小比例为 10:1l:12:13:14:15:16:17:18:19:110:1ll=1:2:4:1:2:4:1:2:4:1:2:4ο
4.如权利要求1所述的分段式电流舵DAC电路，其特征在于，所述电阻R(TR6大小比例为 RO:Rl:R2:R3:R4:R5:R6=7:49:8:49:8:49:8。
5.如权利要求1所述的分段式电流舵DAC电路，其特征在于，所述开关S(TS11为MOS管开关。
【文档编号】H03M1/66GK104168026SQ201410421771
【公开日】2014年11月26日 申请日期:2014年8月25日 优先权日:2014年8月25日
【发明者】林剑辉 申请人:长沙瑞达星微电子有限公司