衬底驱动低电压轨到轨运算放大器的制造方法
【专利摘要】本发明属于集成电路【技术领域】，涉及一种低压运算放大器，尤其涉及一种衬底驱动低电压轨到轨运算放大器。该电路包括：衬底驱动的差分输入电路、差分至单端转换电路、及输出驱动电路。其特点是：运算放大器能够在低电压下工作，实现轨到轨的差分输入和轨到轨的电压输出，并实现高的电压增益。
【专利说明】衬底驱动低电压轨到轨运算放大器
【技术领域】
[0001] 本发明涉及模拟集成电路领域，涉及一种低压运算放大器，尤其涉及一种衬底驱 动低电压轨到轨运算放大器。适用于各种电源电压较低的移动设备中。
【背景技术】
[0002] 随着晶体管尺寸的减小，集成电路的规模和可靠性问题促使电源电压降低。同时， 随着可移动设备的迅速发展和广泛应用，低电压、低功耗的电路也日益受到关注。低电源电 压对工艺和电路结构提出了更高的要求，所谓低电压指在5V以下的电压。
[0003] 运算放大器是模拟集成电路设计中的基本单元，广泛地应用于各种模拟和混合信 号系统中。在CMOS工艺中，由于M0SFET的阈值电压不可能降的太多，因此对低压运算放大 器的设计在在结构和性能上有很大的约束，轨到轨的电压输入（即输入电压包含从VDD到 GND的整个电压范围）更是很难实现。衬底驱动技术为低电压下的电路设计提供了一种重 要方法，这种技术使阱和源极之间形成弱正偏，从而降低了阈值电压的限制。
【发明内容】
[0004] 本发明的目的在于是提供一种衬底驱动低电压轨到轨的运算放大器，使运算放大 器能够在低电压下工作，实现轨到轨的差分输入和轨到轨的电压输出。
[0005] 为解决上述技术问题，本发明的实施例提供技术方案如下： 一种衬底驱动低电压轨到轨运算放大器，包括：差分输入电路、差分至单端转换电路、 及输出驱动电路； 所述差分输入电路，把输入信号加载到PM0S管和NM0S管的衬底端，输入轨到轨的正端 输入信号和负端输入信号，并输出差分信号； 所述差分至单端转换电路，运用衬底驱动电流镜，使用共源共栅结构将所述差分输入 电路的输出差分信号转换为单端信号输出； 所述输出驱动电路，其输入所述差分至单端转换电路的单端信号，并实现轨到轨的输 出。
[0006] 所述差分输入电路包括：第一、第二、第三PM0S管和第一、第二、第三NM0S管； 所述第一 PM0S管和第二PM0S管形成PM0S衬底差分输入对，所述第一 NM0S管和第二 NM0S管形成NM0S衬底差分输入对，第三PM0S管和第三NM0S管做为差分对负载。第一 NM0S 管和第一 PM0S管的衬底接正端输入信号，第二NM0S管和第二PM0S管的衬底接负端输入信 号。第一和第二PM0S管的栅极接地、源端接第三PM0S管漏极，第三PM0S管的源极接电源、 栅极接第一偏置电压。第一和第二NM0S管的栅极接电源、源端接第三NM0S管漏极，第三 NM0S管的源极接地、栅极接第二偏置电压。第一、第二NM0S管和第一、第二PM0S管的漏极 作差分输出。
[0007] 所述差分至单端转换电路包括：第四、第五、第六、第七PM0S管和第四、第五、第 六、第七NM0S管。
[0008] 所述第四、第五PM0S管的源和衬底接电源、栅极接第三偏置电压。第四PM0S管漏 极接第六PM0S管源极和第一 NM0S管漏极，第五PM0S管漏极接第七PM0S管源极和第二NM0S 管漏极。第六、第七PM0S衬底接第七偏置电压、栅极接第四偏置电压。第六PM0S管漏极接 第六NM0S管漏极，第七PM0S管漏极接第七NM0S管漏极。第六、第七NM0S衬底接第八偏置 电压、栅极接第五偏置电压。第六NM0S管源极接第四NM0S管漏极和第一 PM0S管漏极，第 七NM0S管源极接第五NM0S管漏极第二PM0S管漏极。第四、第五NM0S管的衬底接到第六 NM0S管漏端、栅极接第六偏置电压、源极接地。第七NM0S管的漏极输出单端信号。
[0009] 所述输出驱动电路包括：第八、第九、第十PM0S管、第八、第九、第十NM0S管、以及 第一电阻和第一电容。
[0010] 所述第八、第十NM0S管的栅极输入所述单端信号，第八NM0S管漏极连接第八PM0S 管的栅漏以及第九PM0S管的栅极，第九PM0S管漏极接到第九NM0S管的漏极和第十PM0S 管的栅极，第十PM0S管漏极连接第十NM0S漏极并作为电路的输出端，第八、第九、第十PM0S 管的栅源接电源，第八、第九、第十NM0S管的栅源接地，第一电阻的正端连接所述单端信 号、负端连接第一电容的正端，第一电容负端连接到电路的输出端。
[0011] 与现有技术相比，本发明所述的衬底驱动低电压轨到轨运算放大器，具有以下的 特点： 1. 采用衬底驱动M0S管作为输入差分对管，实现在低电压下的轨到轨的输入范围； 2. 采用衬底驱动电流镜和共源共栅结构，在低电压下实现运算放大器的高增益。
【专利附图】
【附图说明】
[0012] 通过以下对本发明双电源选择电路的一实施例结合其附图的描述，可以进一步理 解本发明的目的、具体结构特征和优点。其中，附图为： 图1是本发明所述的衬底驱动低压轨到轨运算放大器的结构框图； 图2是本发明所述的衬底驱动低压轨到轨运算放大器的差分输入电路和差分至单端 转换电路的电原理图。
[0013] 图3是本发明所述的衬底驱动低压轨到轨运算放大器的输出驱动电路的电原理 图。
[0014] 图4是本发明中所述差分输入电路的衬底驱动输入跨导示意图。
【具体实施方式】
[0015] 为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合 附图及具体实施例进行详细描述。
[0016] 如图1所示，是本发明所述的衬底驱动低压轨到轨运算放大器的结构框图。包括 差分输入电路和差分至单端转换电路101、以及输出驱动电路102。
[0017] 差分输入电路接收正端输入信号VINP和负端输入信号VINN，并输出差分信号，差 分至单端转换电路将差分信号转换为单端信号VA，输出驱动电路再把VA进一步放大，实现 轨到轨的输出V0UT。
[0018] 图2为差分输入电路和差分至单端转换电路组成的电路101。下面结合图2描述 本发明中的差分输入电路和差分至单端转换电路。
[0019] 如图2所示，差分输入电路由第一 PM0S管P1、第二PM0S管P2、第三PM0S管P3和 第一 NM0S管N1、第二NM0S管N2、第三NM0S管N3组成。P1和P2组成P型衬底差分输入 对，P3作为其负载偏置；N1和N2组成N型衬底差分输入对，N3作为其负载偏置。P1和N1 的衬底连接正端输入信号VINP，P2和N2的衬底连接负端输入信号VINN。PI、P2的栅极接 地、源端接P3的漏极，P3的源极接电源，栅极接第一偏置电压VB1。Nl、N2的栅极接电源、 源端接N3的漏极，N3的源极接地、栅极接第二偏置电压VB2。输入偏置电压VB1和VB2为 差分对提供工作电流。Nl、N2和PI、P2的漏极作差分输出。
[0020] P1、P2和N1、N2形成的全差分对能够输入全范围电压，是因为：当输入共模电压较 低时，PI、P2导通并处于饱和状态，而Nl、N2截止；当输入共模电压较高时，PI、P2截止，而 N1、N2导通并处于饱和状态；当输入共模电压在中间区域时，P1、P2和N1、N2都会导通。这 样使运算放大器在任何输入电压下都可以工作，实现了轨到轨的输入范围。
[0021] P1和P2组成的P型衬底差分输入对，它们的栅极是接地的。当P1和P2导通时， 处于饱和状态，其栅极下已经形成导电沟道，不受阈值电压V THP的限制。在P1和P2衬底端 所加的输入信号VINP和VINN发生变化时，该衬底端与该导电沟道之间的耗尽层厚度发生 变化，从而改变了沟道反型层的厚度，进而控制了沟道电流的大小。
[0022] 饱和状态的PM0S管电流可以表示为
【权利要求】
1. 衬底驱动低电压轨到轨运算放大器，包括：差分输入电路、差分至单端转换电路、及 输出驱动电路； 所述差分输入电路，其输入轨到轨的正端输入信号和负端输入信号，并输出差分信 号； 所述差分至单端转换电路，将所述差分输入电路的输出差分信号转换为单端信号输 出； 所述输出驱动电路，其输入所述差分至单端转换电路的单端信号，并实现轨到轨的输 出。
2. 权利要求1所述衬底驱动低电压轨到轨运算放大器，其特征在于，所述差分输入电 路包括：第一、第二、第三PMOS管和第一、第二、第三NMOS管；所述第一 PMOS管和第二PMOS 管形成PMOS衬底差分输入对，所述第一 NMOS管和第二NMOS管形成NMOS衬底差分输入对， 第三PMOS管和第三NMOS管做为差分对负载；第一 NMOS管和第一 PMOS管的衬底接正端输 入信号，第二NMOS管和第二PMOS管的衬底接负端输入信号；第一和第二PMOS管的栅极接 地、源端接第三PMOS管漏极，第三PMOS管的源极接电源、栅极接第一偏置电压；第一和第二 NMOS管的栅极接电源、源端接第三NMOS管漏极，第三NMOS管的源极接地、栅极接第二偏置 电压；第一、第二NMOS管和第一、第二PMOS管的漏极作差分输出。
3. 权利要求1所述衬底驱动低电压轨到轨运算放大器，其特征在于，所述差分至单端 转换电路包括：第四、第五、第六、第七PMOS管和第四、第五、第六、第七NMOS管；所述第四、 第五PMOS管的源和衬底接电源、栅极接第三偏置电压；第四PMOS管漏极接第六PMOS管源 极和第一 NMOS管漏极，第五PMOS管漏极接第七PMOS管源极和第二NMOS管漏极；第六、第 七PMOS衬底接第七偏置电压、栅极接第四偏置电压；第六PMOS管漏极接第六NMOS管漏极， 第七PMOS管漏极接第七NMOS管漏极；第六、第七NMOS衬底接第八偏置电压、栅极接第五偏 置电压；第六NMOS管源极接第四NMOS管漏极和第一 PMOS管漏极，第七NMOS管源极接第五 NMOS管漏极第二PMOS管漏极；第四、第五NMOS管的衬底接到第六NMOS管漏端、栅极接第 六偏置电压、源极接地；第七NMOS管的漏极输出单端信号。
4. 权利要求1所述衬底驱动低电压轨到轨运算放大器，其特征在于，所述输出驱动电 路包括：第八、第九、第十PMOS管、第八、第九、第十NMOS管、以及第一电阻和第一电容；所 述第八、第十NMOS管的栅极输入所述单端信号，第八NMOS管漏极连接第八PMOS管的栅漏 以及第九PMOS管的栅极，第九PMOS管漏极接到第九NMOS管的漏极和第十PMOS管的栅极， 第十PMOS管漏极连接第十NMOS漏极并作为电路的输出端，第八、第九、第十PMOS管的栅源 接电源，第八、第九、第十NMOS管的栅源接地，第一电阻的正端连接所述单端信号、负端连 接第一电容的正端，第一电容负端连接到电路的输出端。
【文档编号】H03F3/45GK104218907SQ201410420428
【公开日】2014年12月17日 申请日期:2014年8月25日 优先权日:2014年8月25日
【发明者】刘银 申请人:刘银