电位转换器以及运算放大器的制造方法
【专利摘要】本发明涉及一种电位转换器，包含：一信号接收模块，根据输入信号导通或不导通；一电位调整模块，根据该输入信号产生一调整后输出信号，该电位调整模块包含一第一连接端以及一第二连接端，其中该第二连接端耦接该信号接收模块；以及一开关模块，具有一第一端耦接该第一连接端以及一第二端耦接该第二连接端，当该开关模块导通时，一电流路径透过该开关模块形成于该第一连接端、该第二连接端以及该信号接收模块之间，当该开关模块不导通时，一电流无法从该第一连接端流至该第二连接端。
【专利说明】电位转换器以及运算放大器
【技术领域】
[0001]本发明有关于一种电位转换器(level shifter)以及运算放大器，特别有关于具有使其内的开关元件能关闭且快速增加电流的电位转换器以及运算放大器。
【背景技术】
[0002]在已知的电路中，会使用一电位转换器来调整信号的电位，使得后续的元件能够有正常的表现。举例来说，使用数位信号的数位元件需要信号在1.2V以上时才能正确判断信号的逻辑值，然而信号本身的电位可能只有250mv，因此需要电位转换器来调整信号的电位值使数位元件能够正常运作。
[0003]图1绘示了已知技术的电位转换器100。电位转换器100包含了一电位调整模块101以及一信号接收模块103。信号接收模块103用以接收一差动输入信号，此差动输入信号由第一输入信号Vin+以及第二输入信号vin_所形成。而电位调整模块101根据此差动输入信号产生调整后输出信号V。。电位调整模块101具有一第一晶体管Tr1以及一第二晶体管Tr2，第一晶体管Tr1的控制端TeM，第二晶体管Tr2的控制端Teft2以及第二端T2ft2共同耦接于一连接点T。信号接收模块103包含一第一开关SW1以及一第二开关SW2，第一开关SWi的控制端Tcswi以及第二开关SW2的控制端Tcsw2分别接收第一、第二输入信号Vin+以及Vin_，且第一开关SW1和第二开关SW2的导通与否是由第一、第二输入信号Vin+以及Vin_分别来控制。
[0004]然而，在这样的电路结构下，第二晶体管Tr2会一直处于导通的状态，会有电流一直流过。图2绘示了已知技术的电位转换器的电流状况示意图，其中横轴代表时间，纵轴代表流过第一晶体管Tr1或第二晶体管Tr2的电流I的电流值。如图2所示，虚线标示的电流曲线C1表示理想状况下的电流I的电流值，而实线标示的电流曲线Ck表示实际状况下的电流I的电流值。于理想状况下，电流I会很快的上升至预定电流值Iw，且很快的下降至零。然而，在实际状况时，第二晶体管Tr2无法快速的接到地电位，因此连接点T也无法快速的下降到地电位，电流上升和下降速度会因而较慢而有延迟现象。此外，第一晶体管！；1未导通时，仍会有较小的电流L持续流过第二晶体管Tr2。因为电流上升和下降速度较慢且有固定电流持续流过第二晶体管Tr2,因此单位时间内流过第一晶体管Tr1或第二晶体管Tr2的电流总和较大(图2中斜线标示的面积)。如熟知此项技术者所知悉，元件功率消耗会跟流过元件的电流总和有关，因此在图1的电路结构下电位调整模块101会有较大的功率消耗。而且，在此种电路结构下，电流上升和下降的延迟现象也会降低电路的整体表现。
【发明内容】
[0005]因此，本发明的一目的为提供一种能使其内的开关元件关闭且快速增加电流的电位转换器。
[0006]本发明的另一目的为提供一种能使其内的开关元件关闭且快速增加电流的运算放大器。[0007]本发明的一实施例揭示了一种电位转换器，用以产生一调整后输出信号，包含:一信号接收模块，具有至少一信号输入端以接收至少一输入信号，且根据该输入信号导通或不导通；一电位调整模块，根据该输入信号产生该调整后输出信号，该电位调整模块包含一第一连接端以及一第二连接端，其中该第二连接端耦接该信号接收模块；以及一开关模块，具有一第一端耦接该第一连接端以及一第二端耦接该第二连接端，当该开关模块导通时，一电流路径透过该开关模块形成于该第一连接端以及该第二连接端以及该信号接收模块之间，当该开关模块不导通时，一电流无法从该第一连接端流至该第二连接端。
[0008]前述实施例的结构不限于使用在电位转换器，亦可使用在运算放大器。
[0009]根据前述的实施例，电位调整模块中与开关模块耦接的晶体管可以被关闭，且电位调整模块提供的电流可以快速上升，可改善已知技术中的问题。
【专利附图】
【附图说明】
[0010]图1绘示了已知技术的电位转换器。
[0011]图2绘示了已知技术的电位转换器的电流状况示意图。
[0012]图3绘示了根据本发明的电位转换器的示意图。
[0013]图4绘示了根据本发明的电位转换器详细结构其中一例的示意图。
[0014]图5绘示了根据本发明的电位转换器的电流状况示意图。
[0015]主要元件符号说明
[0016]100、300电位转换器
[0017]101,301电位调整模块
[0018]103、303信号接收模块
[0019]305开关模块
[0020]T连接点
[0021]Tr1第一晶体管
[0022]Tr2第二晶体管
[0023]Sff1第一开关元件
[0024]Sff2第二开关元件
[0025]Sff3第三开关元件
[0026]Tllrl > T1Tr2、Tisw1、Tisw2、Tisw3、Tsml 弟一立而
[0027]T21rl > T21r2 > T2sw1、T2sw2、T2sw3、Tsm2 弟二立而
[0028]Tcirl > Tcir2 > Tcsw1、Tcsw2、Tcsw3、Tsmc 控制立而
[0029]Ts1、Ts2信号输入端
[0030]Tadjl第一连接端
[0031]Tadj2第二连接端
【具体实施方式】
[0032]图3绘示了根据本发明的电位转换器300的示意图。请留意图3内容虽以图1所示的电路结构来做为例子解释本发明的内容，但并不受限。本发明所揭露的概念当可运用在其他电路结构上。举例来说，图3中信号接收模块303接收的是一差动信号，但亦可为单一输入信号。此外，虽然图3和图4中的电路被称为电位转换器，但其亦可做为其他用途使用，举例来说，可做为一运算放大器。
[0033]如图3所示，电位转换器300包含了一电位调整模块301、一信号接收模块303以及一开关模块305。信号接收模块303具有两信号输入端TS1、Ts2以分别接收第一、第二输入信号Vin+、Vin_，且信号接收模块303根据第一、第二输入信号Vin+、Vin_的逻辑准位导通或不导通。电位调整模块301根据第一、第二输入信号Vin+、Vin_产生调整后输出信号V。，并包含一第一连接端Tadjl以及一第二连接端Tadj2，其中第一连接端Tadjl耦接开关模块305，第二连接端Tatu2耦接信号接收模块303。开关模块305具有一第一端Tsml耦接第一连接端Tadjl以及一第二端Tsm2耦接第二连接端Ta(U2。当开关模块305导通时，一电流路径透过开关模块305形成于第一连接端Tadjl以及第二连接端Tadj2之间。亦即开关模块305导通时，一电流可自第一连接端Tatui流过开关模块305，然后流经第二连接端Tatu2再到信号接收模块303。 [0034]在一实施例中，信号接收模块303包含:一第一信号输入端Tsi用以接收第一输入信号vin+，以及一第二信号输入端Ts2用以接收第二输入信号Vin_。此外，信号接收模块303还包含一第一开关兀件SW1以及一第二开关兀件SW2。第一开关兀件SW1具有一控制端Teswi做为第一信号输入端TS1,且具有一第一端Tiswi稱接电位调整模块301,并具有一第二端T2swi耦接至一第一电位(此例中为地电位)。第二开关元件SW2具有一控制端Iffiw2做为第二信号输入端TS2，且具有一第一端Tisw2耦接第二连接端Tadj2以及开关模块305的第二端Tsm2，并具有一第二端T2sw2耦接至第一电位。当第二开关元件SW2导通时，开关模块305不导通，反之当第二开关元件SW2不导通时，开关模块305导通。在此实施例中，开关模块305的控制端Tsm。亦接收第二输入信号Vin_并根据第二输入信号Vin-来导通或不导通。然而，开关模块305亦可由不同于第二输入信号Vin_的信号来控制。
[0035]电位调整模块301包含一第一晶体管Tr1以及一第二晶体管Tr2。第一晶体管Tri包含稱接第二连接端Tadj2的一控制端Teftl，稱接于一第二电位V。。的一第一端Tlftl,以及稱接第一开关元件SW1之第一端Tiswi的一第二端T2M。第二晶体管Tr2包含耦接第二连接端Tadj2的一控制端Tcm，稱接于第二电位V。。的一第一端Tlft2,以及稱接第一连接端Tadjl的一笛一端T
>R ~-^fTU 丄 2Tr2。
[0036]请参阅图4，其绘示了根据本发明的电位转换器详细结构其中一例的示意图。在图4中，是使用一第三晶体管SW3来做为图3中的开关模块305，但请留意开关模块305可包含第三晶体管SW3之外的其他元件，亦可由其他元件来实现，只要能达到相同的功能即可。第三开关元件SW3的第一端Tisw3为图3的开关模块305的第一端Tsml，而第三开关元件SW3的第二端T2sw3为图3的开关模块305的第二端Tsm2，其控制端Tesw3则图3的开关模块305的控制端Tsm。，其耦接第二开关元件SW2的控制端Tesw2以接收第二输入信号Vin_。
[0037]在图4的实施例中，第一开关元件SW1以及第二开关元件SW2为N型金氧半导体晶体管，而第一晶体管Tr1、第二晶体管Tr2以及第三开关元件SW3为P型金氧半导体晶体管。因此当第二开关元件SW2导通(第二输入信号Vin_为高电位)，则第三开关元件SW3为不导通。于此情况下，连接点T的电位可以很快的降到地电位使得流经第一晶体管Tr1的电流快速上升，且第二晶体管Tr2不导通。反之，当第二开关元件SW2不导通(第二输入信号Vin_为低电位)，则第三开关元件SW3S导通。此时会有一电流路径形成于第一连接端Tadjl以及第二连接端Tadj2之间，此时依据第一输入信号Vin+的状态，会决定是否有电流自第一晶体管Tr1输出。
[0038]图5绘示了根据本发明的电位转换器的电流状况示意图。如图5所示，流过第一晶体管Tr1的电流I能够快速的上升以较有效率的提供大电流，使得电路有较好的整体表现。此外，第二晶体管Tr2能被关闭而不导通，因此不会有已知技术中第二晶体管Tr2 —直处于导通状态而一直有电流流过的问题。以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
【权利要求】
1.一种电位转换器，用以产生一调整后输出信号，包含: 一信号接收模块，具有至少一信号输入端以接收至少一输入信号，且根据该输入信号导通或不导通； 一电位调整模块，根据该输入信号产生该调整后输出信号，该电位调整模块包含一第一连接端以及一第二连接端，其中该第二连接端耦接该信号接收模块；以及 一开关模块，具有一第一端耦接该第一连接端以及一第二端耦接该第二连接端，当该开关模块导通时，一电流路径透过该开关模块形成于该第一连接端，该第二连接端以及该信号接收模块之间，当该开关模块不导通时，阻隔电流从该第一连接端流至该第二连接端。
2.如权利要求1所述的电位转换器，其特征在于，该信号接收模块包含: 一第一信号输入端，接收一第一输入信号； 一第二信号输入端，接收一第二输入信号； 一第一开关兀件，具有一控制端做为该第一信号输入端，且具有一第一端稱接该电位调整模块，并具有一第二端耦接至一第一电位；以及 一第二开关元件，具有一控制端做为该第二信号输入端，且具有一第一端耦接该第二连接端以及该开关模块的该第二端，并具有一第二端耦接至该第一电位； 其中当该第二开关元件导通时，该开关模块不导通，而当该第二开关元件不导通时，该开关模块导通。
3.如权利要求2所述的电位转换器，其特征在于，该电位调整模块包含:` 一第一晶体管，包含耦接该第二连接端的一控制端，耦接于一第二电位的一第一端，以及耦接该第一开关元件之该第一端的一第二端；以及 一第二晶体管，包含耦接该第二连接端的一控制端，耦接于该第二电位的一第一端，以及耦接该第一连接端的一第二端。
4.如权利要求3所述的电位转换器，其特征在于，该开关模块包含: 一第三开关元件，包含作为该开关模块的该第一端的一第一端，作为该开关模块的该第二端的一第二端，以及耦接该第二开关元件的该控制端的一控制端。
5.如权利要求4所述的电位转换器，其特征在于，该第一开关元件、该第二开关元件以及该第三开关元件为N型金氧半导体晶体管，而该第一晶体管以及该第二晶体管为P型金氧半导体晶体管。
6.—种运算放大器，用以产生一调整后输出信号，包含: 一信号接收模块，具有至少一信号输入端以接收至少一输入信号，且根据该输入信号导通或不导通； 一电位调整模块，根据该输入信号产生该调整后输出信号，该电位调整模块包含一第一连接端以及一第二连接端，其中该第二连接端耦接该信号接收模块；以及 一开关模块，具有一第一端耦接该第一连接端以及一第二端耦接该第二连接端，当该开关模块导通时，一电流路径透过该开关模块形成于该第一连接端、该第二连接端以及该信号接收模块之间，当该开关模块不导通时，阻隔电流从该第一连接端流至该第二连接端。
7.如权利要求6所述的运算放大器，其特征在于，该信号接收模块包含: 一第一信号输入端，接收一第一输入信号； 一第二信号输入端，接收一第二输入信号；一第一开关兀件，具有一控制端做为该第一信号输入端，且具有一第一端稱接该电位调整模块，并具有一第二端耦接至一第一电位；以及 一第二开关元件，具有一控制端做为该第二信号输入端，且具有一第一端耦接该第二连接端以及该开关模块的该第二端，并具有一第二端耦接至该第一电位； 其中当该第二开关元件导通时，该开关模块不导通，而当该第二开关元件不导通时，该开关模块导通。
8.如权利要求7所述的运算放大器，其特征在于，该电位调整模块包含: 一第一晶体管，包含耦接该第二连接端的一控制端，耦接于一第二电位的一第一端，以及耦接该第一开关元件的该第一端的一第二端；以及 一第二晶体管，包含耦接该第二连接端的一控制端，耦接于该第二电位的一第一端，以及耦接该第一连接端的一第二端。
9.如权利要求8所述的运算放大器，其特征在于，该开关模块包含: 一第三开关元件，包含作为该开关模块的该第一端的一第一端，作为该开关模块的该第二端的一第二端，以及耦接该第二开关元件的该控制端的一控制端。
10.如权利要求9所述的运算放大器，其特征在于，该第一开关元件、该第二开关元件以及该第三开关元件为N型金氧半导体晶体管，而该第一晶体管以及该第二晶体管为P型金氧半导体晶体管。
【文档编号】H03K19/0175GK103795397SQ201210427437
【公开日】2014年5月14日 申请日期:2012年10月31日 优先权日:2012年10月31日
【发明者】谢宜政 申请人:晨星软件研发(深圳)有限公司, 晨星半导体股份有限公司