专利名称：运算放大器、管线型ad转换器的制作方法
技术领域：
本发明涉及一种运算放大器及具备该运算放大器的管线型AD转换 器，更具体而言，涉及一种任意改变运算放大器的电路性能的技术。
背景技术：
以往，为了放大输入电压并进行输出，在各种技术领域利用了运算放 大器，例如，利用在管线(pipeline)型AD转换器中。管线型AD转换器 具备分别包含模数转换电路、数模转换电路、电容元件、运算放大器等的 多个转换级，通过在各个转换级中依次执行模数转换和残差电压的放大输 出，在每l位上将模拟信号转换为数字信号。这样的管线型AD转换器大 多利用在影像用途或通信用途。
图14是一般的运算放大器的电路图。图9所示的运算放大器放大由 输入电压Vinp、 Vinn构成的输入差动电压，并作为由输出电压Voutp、 Voutn构成的输出差动电压而输出。向差动晶体管T901a、 T901b的栅极 分别提供输入电压Vinp、 Vinn。向电流源晶体管T902的栅极提供偏置电 压VBN，分别向负载晶体管T903a、T卯3b的栅极电极提供偏置电压VBP。
图15是图14所示的运算放大器的配置图案。差动晶体管T901a、T901b 的栅极电极分别经由布线W901a、 W901b与接受输入电压Vinp的输入节 点、接受输入电压Vhm的输入节点电连接。电流源晶体管T902的栅极电 极经由布线W卯2与接受偏置电压VBN的偏置节点连接。负载晶体管 T903a、 T903b的栅极电极分别经由布线W903与接受偏置电压VBP的偏 置节点连接。
运算放大器按照运算放大器的电路性能(例如，电流驱动能力)达到 期望的性能的方式，经各种设计工序(设备配置工序、布线连接工序、规 则检验工序等)而设计。在设备配置工序中，决定构成运算放大器的元件 (晶体管等)的配置，并在配置图案中记述元件的配置。在布线连接工序中，记述用于连接元件之间的布线到配置图案。在规则检验工序中，检验 随着配置图案是否能够正常制造运算放大器电路(配置图案是否违反了各 种设计规则)。
另外，管线型AD转换器的配置制作方法公开在特开2002-223165号 公报(专利文献l)等中。
专利文献l:特开2002-223165号公报(第11页，第7、第8附图) 但是，以往，为了改变运算放大器的电路性能而需要从元件的配置开 始设计并修改，因此运算放大器的设计改变中需要的设计工时数多，直到 提供运算放大器为止需要的期间(TAT: Turn Around Time)会较长。
特别是，近年来，在影像领域或通信领域中要求分辨率的高精度化(具 体而言为8位以上的分辨率)，为了实现分辨率的高精度化，管线型AD 转换器具备多个转换级。另外，由于在管线型AD转换器中每一转换级要 求的电路性能不同，因此需要个别设计包含于各自的转换级的运算放大 器。因此，管线型AD转换器的设计工时数非常多，在管线型AD转换器 的设计上花费很多时间。
发明内容
因此，本发明的目的在于提供一种用于比现有更能改变电路性能的设 计工时数少的运算放大器、管线型AD.转換琳。
根据本发明的l个方式，运算放大器具备元件形成层，包括用于将
第1和第2输入电压构成的差动电压转换为电流对的差动部，用于调整提 供给所述差动部的电流量的电流调整部，用于接受来自所述差动部的电流 对的有源负载部；和布线层，形成在所述元件形成层的上部，包括第l和 第2差动电压布线、第1和第2偏置电压布线。所述差动部包括分别具有 第1极性的多个第1和第2差动晶体管，所述电流调整部包括分别具有所 述第1极性的多个电流源晶体管，所述有源负载部包括分别具有相对于所 述第1极性为相反极性的第2极性的多个第1和第2负载晶体管，所述第 1差动电压布线将所述多个第1差动晶体管之中使用的晶体管的栅极电极 电连接在接受所述第1输入电压的第1输入节点上，所述第2差动电压布 线将所述多个第2差动晶体管之中使用的晶体管的栅极电极电连接在接受所述第2输入电压的第2输入节点上，所述第1偏置电压布线将所述多个 电流源晶体管之中使用的晶体管的栅极电极电连接在接受用于使具有所 述第1极性的晶体管处于导通状态的第1偏置电压的第1偏置节点上，所 述第2偏置电压布线将所述多个第1和第2负载晶体管之中使用的晶体管
的栅极电极电连接在接受用于使具有所述第2极性的晶体管处于导通状态 的第2偏置电压的第2偏置节点上。
在所述运算放大器中，无须改变元件形成层的结构，而只要改变布线 层的布线图案，就能够任意改变运算放大器的电路性能(例如，电流驱动 能力等)。因此，与以往从元件的配置开始设计并修改的情况相比，更能
够削减运算放大器的设计工时数，能够以短TAT (Turn Around Time)提
供运算放大器。
另外，管线型AD转换器具备多个转换级，该多个转换级分别包括所 述运算放大器，所述多个转换级分别包括模数转换电路，将来自前一级 的输入差动电压转换为数字值；数模转换电路，将基于所述模数转换电路 得到的数字值转换为中间差动电压；和电荷运算电路，具有对所述输入差 动电压进行采样的电容部和所述运算放大器，该运算放大器放大由所述电 容部采样的输入差动电压与基于所述数模转换电路得到的中间差动电压 之间的混合差动电压。分别包含在所述多个转换级中的运算放大器的元件 形成层具有与其它运算放大器相同的结构，该运算放大器的布线层具有与 其它运算放大器不同的结构。
在所述管线型AD转换器中，由于只要改变布线层的布线图案，就能 够任意设定分别包含在转换级中的运算放大器的电路性能，因此与以往相 比，更能够削减管线型AD转换器的设计工时数。
根据本发明的其它方式，运算放大器具备差动部，将第1和第2输 入电压构成的差动电压转换为电流对；电流调整部，调整提供给所述差动 部的电流量；和有源负载部，接受来自所述差动部的电流对。所述差动部 包括多个第1和第2差动晶体管，分别具有第1极性；第1切换部，分 别将所述多个第1差动晶体管的栅极电极连接在接受所述第1输入电压的 第1输入节点和接受用于使具有所述第1极性的晶体管处于截止状态的第 1截止电压的第1截止电压节点的任一个上；和第2切换部，分别将所述多个第2差动晶体管的栅极电极连接在接受所述第2输入电压的第2输入 节点和所述第l截止电压节点的任一个上。所述电流调整部包括多个电
流源晶体管，分别具有所述第l极性；和第3切换部，分别将所述多个电
流源晶体管的栅极电极连接在接受用于使具有所述第1极性的晶体管处于 导通状态的第1偏置电压的第1偏置节点和所述第1截止电压节点的任一
个上。所述有源负载部包括多个第1和第2负载晶体管，分别具有相对 于所述第1极性为相反极性的第2极性；和第4切换部，分别将所述多个
第1和第2负载晶体管的栅极电极连接在接受用于使具有所述第2极性的 晶体管处于导通状态的第2偏置电压的第2偏置节点和接受用于使具有所 述第2极性的晶体管处于截止状态的第2截止电压的第2截止电压节点的 任一个上。
在所述运算放大器中，通过由各切换部切换栅极电极的连接端，无须 改变运算放大器的结构，就能够任意设定运算放大器的电路性能。因此， 与以往(从元件的配置开始设计并修改的情况)相比，更能够削减运算放 大器的设计工时数，能够以短TAT提供运算放大器。
另外，管线型AD转换器具备多个转换级，该多个转换级包括所述的 运算放大器，所述多个转换级分别包括模数转换电路，将来自前一级的 输入差动电压转换为数字值；数模转换电路，将基于所述模数转换电路得 到的数字值转换为中间差动电压；和电荷运算电路，具有对所述输入差动 电压进行采样的电容部和所述运算放大器，该运算放大器放大由所述电容 部采样的输入差动电压与基于所述数模转换电路得到的中间差动电压之 间的混合差动电压。分别包含在所述多个转换级的运算放大器具有与其它 运算放大器相同的结构。
在所述管线型AD转换器中，由于不需要在每一转换级上个别设计运 算放大器，因此与以往相比，更能够削减管线型AD转换器的设计工时数。
而且，根据本发明的其它方式，管线型AD转换器具备多个转换级， 所述多个转换级分别包括模数转换电路，将来自前一级的输入差动电压 转换为数字值；数模转换电路，将基于所述模数转换电路得到的数字值转 换为中间差动电压；和电荷运算电路，具有对所述输入差动电压进行采样 的电容部和差动放大部，该差动放大部放大由所述电容部采样的输入差动电压与基于所述数模转换电路得到的中间差动电压之间的混合差动电压。 所述差动放大部包括具有相同的结构的多个运算放大器。
在所述管线型AD转换器中，由于无须改变元件的配置，而只要改变 布线图案，就能够任意设定转换级的电路性能，因此与以往相比，更能够
削减管线型AD转换器的设计工时数，能够以短TAT提供管线型AD转换 器。
优选所述多个转换级分别还包括输入切换电路，分别将所述多个运
算放大器的输入端子对连接在接受用于使该运算放大器处于截止状态的
截止电压的截止电压节点和所述电容部的任一个上；和输出切换电路，分 别切换所述多个运算放大器的输出端子对与用于输出该转换级的输出电 压的输出节点对的连接。
在所述管线型AD转换器中，通过由输入切换电路和输出切换电路对 运算放大器各自的连接状态进行切换，从而无须改变转换级的结构就能够 任意设定转换级的电路性能。因此，与以往相比，更能够削减管线型AD 转换器的设计工时数，能够以短TAT提供管线型AD转换器。 (发明效果)
如上所述，与以往相比，能够提供用于改变电路性能的设计工时数少 的运算放大器、管线型AD转换器。
图1是本发明的实施方式1的运算放大器的电路图。
图2是图1所示的运算放大器的配置图案图。
图3是图2所示的A-A线的运算放大器的剖面图。
图4是图2所示的B-B线的运算放大器的剖面图。
图5是本发明的实施方式1的变形例1的运算放大器的电路图。
图6是图5所示的运算放大器的配置图案图。
图7是本发明的实施方式1的变形例2的运算放大器的电路图。
图8是本发明的实施方式1的变形例3的运算放大器的电路图。
图9是本发明的实施方式2的管线型AD转换器的电路图。
图10是图9所示的转换级的电路图。图11是本发明的实施方式3的运算放大器的电路图。 图12是本发明的实施方式4的转换级的电路图。 图13是本发明的实施方式5的转换级的电路图。
图14是现有的运算放大器的电路图。
图15是图14所示的运算放大器的配置图案图。
图中1、 la、 3、 402 —运算放大器；101、 31 —差动部；102、 32 — 电流调整部；103、 33 —有源负载部；T101a、 T101b—差动晶体管；T102 —电流源晶体管；T103a、 T103b—负载晶体管；W101a、 W101b —差动电 压布线；W102、W103 —偏置电压布线；Wllla、Wlllb—输出布线；W112a、 W112b、 W112c、 W112d—中间布线；W113、 W114a、 W114b—电源布线； W201a、 W201b、 W202、 W203a、 W203b —截止电压布线；W301—辅助 布线；2 —管线型AD转换器；21、 41、 51—转换级；22 —子AD转换电 路；23 —解码逻辑电路；201—模数转换电路；202 —数模转换电路；203 一运算电路；204—电容部;310a、 301b、 302a、 302b、 303 306_连接 切换部；401—差动放大部；501—输入连接切换部；502 —输出连接切换 部。
具体实施例方式
以下，参照附图详细说明本发明的实施方式。另外，在图中的相同或 相当部分附加相同符号且不再重复其说明。 (实施方式1)
图1是本发明的实施方式1的运算放大器的电路图。该运算放大器1 放大由输入电压Vinn、Vinp构成的差动电压，输出输出电压Voutn、Voutp。 运算放大器1由包括差动部10、电流调整部102及有源负载部103的元件 形成层和包括用于电连接各部的多个布线的布线层构成。
差动部101将输入电压Vinn、 Vi叩转换为电流对。差动部101包括 多个差动晶体管T101a、 T101a、…和多个差动晶体管T101b、 T101b、…。 在差动晶体管T101a、 T101a、…之中使用的差动晶体管的栅极电极与接 受输入电压Vinp的输入节点Ninp连接。同样地，在差动晶体管T101b、 T101b、…之中使用的差动晶体管的栅极电极与接受输入电压Vinn的输入节点Ninn连接。
电流调整部102调整提供给差动部101的电流量。电流调整部102包 括多个电流源晶体管T102、 T102、…。电流源晶体管T102与差动晶体管 T101a、 T102具有相同的极性。这里，差动晶体管T101a、 T101b、电流源 晶体管T102是Nch晶体管。另外，在电流源晶体管T102、 T102之中使 用的电流源晶体管的栅极电极与接受为了使电流源晶体管处于导通状态 的偏置电压VBN的偏置节点Nbl连接。
有源负载部103接受来自差动部101的电流对，并产生输出电压 Voutn、 Voutp。有源负载部103包括多个负载晶体管T103a、 T103a、… 和多个负载晶体管T103b、 T103b、…。负载晶体管T103a、 T103b相对于 差动晶体管101a具有相反极性。这里，负载晶体管T103a、 T103b是Pch 晶体管。另外，在负载晶体管T103a、 T103a、…与负载晶体管T103b、 T103b、…之中使用的负载晶体管的栅极电极与接受为了使负载晶体管处 于导通状态的偏置电压VBP的偏置节点Nb2连接。
在差动晶体管T101a、 T101a、…与差动晶体管T101b、 T101b、…、 电流源晶体管T102、 T102、…之中未使用的晶体管的栅极电极与接受为 了使Nch晶体管处于截止状态的截止电压(这里为接地电压Vss)的截止 电压节点(这里为接地节点)连接。另外，在负载晶体管T103a、 T103a、… 与负载晶体管T103b、 T103b、…之中未使用的晶体管的栅极电极与接受 为了使Pch晶体管处于截止状态的电源电压Vdd的电源节点连接。 (配置图案)
图2是运算放大器1的配置图案图，图3、图4分别是图2所示的A-A 线、B-B线的运算放大器的剖面图。
在运算放大器1的元件形成层11中，形成差动晶体管T101a、 T101a、…、差动晶体管T102b、T102b、…、电流源晶体管T102、 T102、…、 负载晶体管T103a、 T103a、…、负载晶体管T103b、 T103b、…、连接布 线W103c、 W103c、…和引出布线W101c、 W101c、…、W101d、 W101d、…、 W102c、 W102c、…。
在运算放大器l的布线层12中，形成差动电压布线W101a、 W101b、 偏置电压布线W102、 W103、输出布线Wllla、 Wlllb、中间布线W112a、Wl2b、 W112c、 W112d、电源布线W113、 W114a、 W114b、和截止电压 布线W201a、 W201b、 W202、 W203。
(晶体管结构)
在这里，参照图3和图4，说明差动晶体管T101a、 T102b、电流源晶 体管T102、负载晶体管T103a、 T103b的结构。另外，由于各晶体管是相 同的结构，因此以差动晶体管T101a为例进行说明。
如图3所示，在差动晶体管T101a中，基板Sub上形成了沟槽区域 Rw，且源极区域Rs和漏极区域Rd分别形成在沟槽区域Rw中，栅极区 域Rg经由栅极氧化膜形成在沟槽区域Rw上。栅极区域Rg、源极区域 Rs、漏极区域Rd分别经由过孔与栅极电极Wg、源极电机Ws、漏极电极 Wd电连接。另外，差动晶体管T101a、 T101a、…并排设置为源极区域 Rs与漏极区域Rd相邻。
如图4所示，差动晶体管T101a的栅极电极Wg经由过孔与引出布线 W101c电连接。即，引出布线W101c为了延长差动晶体管T101a的栅极 电极的长度而形成，也可以说是差动晶体管T101a的栅极电极Ws的一部 分。同样地，引出布线W101d、 W102c分别是差动晶体管T101b、电流晶 体管T102的栅极电极的一部分，连接布线W103c也可以说是负载晶体管 T103a、 T103b的栅极电极的一部分。 (与栅极电极对应的布线结构)
如图2所示，差动电压布线W101a按照分别与差动晶体管T101a、 T101a、…的栅极电极重叠的方式从接受输入电压Vinp的输入节点被延长。 同样地，差动电压布线W101b按照分别与差动晶体管T101b、 T101b、… 的栅极电极重叠的方式从接受输入电压Vinp的输入节点被延长。
偏置电压布线W102按照分别与电流源晶体管T102、 T102、…的栅 极电极重叠的方式从接受偏置电压VBN的偏置节点被延长。偏置电压布 线W103按照分别与连接布线W103c、 W103c、…(即，负载晶体管T103a、 T13a、…和负载晶体管T103b、 T103b各自的栅极电极)重叠的方式，从 接受偏置电压VBP的偏置节点被延长。
(与源极电极/漏极电极对应的布线结构) -
输出布线Wllla分别电连接差动晶体管T101a、 T101a、…的漏极电极和负载晶体管T103a、 T103a、…的漏极电极与用于输出输出电压Voutn 的输出节点。同样地，输出布线Wlllb分别电连接差动晶体管T101b、 T101b、…的漏极电极和负载晶体管T103b、 T103b、…的漏极电极与用于 输出输出电压Voutp的输出节点。
中间布线W112a W112d分别电连接电流源晶体管T102、 T102、… 的漏极电极与差动晶体管T101a、 T101a、…、差动晶体管T101b、T101b、… 的源极电极。
电源布线W113分别电连接电流源晶体管T102、 T102、…的源极电 极与接受接地电压Vss的接地节点。电源布线W114a、 W114b分别将负载 晶体管T103a、 T103a、…的源极电极、负载晶体管T103b、 T103b、…的 源极电极与接受电源电压Vdd的电源节点电连接。 (截止电压布线)
截止电压布线W201a按照分别与差动晶体管T101a、 T101a、…的栅 极电极重叠的方式从接受接地电压Vss的接地节点被延长。同样地，截止 电压布线W201b按照分别与差动晶体管T101b、 T101b、…的栅极电极重 叠的方式从接受接地电压Vss的接地节点被延长。
截止电压布线W202按照分别与电流源晶体管T102、 T102、…的漏 极电极重叠的方式从接受接地电压Vss的接地节点被延长。截止电压布线 W203按照与连接布线W103c、 W103c、…(即，负载晶体管T103a、T103a、… 和负载晶体管T103b、 T103b各自的栅极电极)重叠的方式从接受电源电 压Vdd的电源节点被延长。
(栅极电极与布线之间的连接状态)
在差动晶体管T101a、 T101a、…之中使用的差动晶体管的栅极电极 (在图2中是引出布线W101c)与差动电压布线W101a电连接，未使用 的差动晶体管的栅极电极与截止电压布线W201a电连接。具体而言，在 使用的差动晶体管T101a的栅极电极与差动电压布线W101a的重叠部分 形成了过孔，在未使用的差动晶体管T101a的栅极电极与截止电压布线 W201a的重叠部分形成了过孔。
在差动晶体管T101b、 T101b、…之中使用的差动晶体管的栅极电极 (在图2中是引出布线W101d)与差动电压布线W101b电连接，未使用的差动晶体管的栅极电极与截止电压布线W201b电连接。
在电流源晶体管T1G2、 T102、…之中使用的电流源晶体管的栅极电极(在图2中是引出布线W102c)与偏置电压布线W102电连接，未使用的电流源晶体管的栅极电极与截止电压布线W202电连接。
在负载晶体管T103a、 T103a、…、负载晶体管T103b、 T103b、…之中使用的负载晶体管的栅极电极(在图2中是连接布线W103c)与偏置电压布线W103电连接，未使用的负载晶体管的栅极电极与截止电压布线W203电连接。
如上所述，不改变元件形成层11的构成而只改变布线层12的布线图案就能够任意改变运算放大器l的电路性能(例如，电流驱动能力等)。因此，与以往从元件的配置开始设计并修改相比，能够削减运算放大器的设计工时数，能够以短TAT (Turn Around Time)提供运算放大器，且能够削减开发费用。
特别是，由于所有的差动电压布线W101a、 W101b、偏置电压布线W102、 W103以及截止电压布线W201a、 W201b、 W202、 W203包括在1个布线层11中，因此只要改变这1个布线层就能够容易改变运算放大器的电路性能。另外，布线层11也可以是非单层结构的多层结构。例如，差动电压布线W101a、 W101b、偏置电压布线W102、 W103也可以包括在与截止电压布线W201a、 W201b、 W202、 W203不同的布线层中。
而且，由于与差动电压布线W101a、 W101b、偏置电压布线W102、W103以及截止电压布线W201a、 W201b、 W202、 W203分别对应的栅极电极相互重叠，因此只要改变过孔的形成部位就能够容易改变布线与栅极电极之间的连接状态。
另外，通过连接未使用的晶体管的栅极电极与截止电压节点，能够使未使用的晶体管处于截止状态。另外，即使不连接未使用的晶体管的栅极电极与截止电压节点，而只要电连接分别与使用的晶体管的栅极电极对应的规定节点(输入节点、偏置节点等)，就能够改变运算放大器l的电路性能。即，也可以使未使用的差动晶体管T101a的栅极电极处于开放(OPEN)状态。
(实施方式1的变形例1)另外，如图5所示，不仅是未使用的晶体管的栅极电极，也可以辅助 连接未使用的晶体管的漏极电极和源极电极在截止电压节点上。
图5所示的运算放大器la中，差动晶体管T101a、 T101a、…、差动 晶体管T101b、 T101b、…之中未使用的差动晶体管的源极电极和漏极电 极与接地节点电连接，电流源晶体管T102、 T102、…之中未使用的电流 源晶体管的漏极电极与接地节点电连接。另外，负载晶体管T103a、 T103a、…、负载晶体管T103b、 T103b、…之中未使用的负载晶体管的漏 极电极与电源节点电连接。 (配置图案)
图6是图5所示的运算放大器la的配置图案。图6所示的运算放大 器la的布线层ll中，在图2所示的布线的基础上还形成了辅助布线W301。 另外，元件形成层11的构成、差动电压布线W101a、 W101b、偏置电压 布线W102、 W103与图2相同。另外，在这里，为了电连接布线与电极， 在布线上形成了与电极重叠而延伸的枝部，该枝部中形成有过孔。 (与源极电极/漏极电极对应的布线结构)
输出布线Wllla按照分别与差动晶体管T101a、 T101a、…的漏极电 极重叠并且分别与负载晶体管T103a、 T103a、…的漏极电极重叠的方式， 从用于输出输出电压Voutn的输出节点被延长。输出布线Wlllb按照分 别与差动晶体管T101b、 T101b、…的漏极电极重叠并且分别与负载晶体 管T103b、 T103b、…的漏极电极重叠的方式，从用于输出输出电压Voutp 的输出节点被延长。
中间布线W112a按照分别与差动晶体管T101a、 T101a、…的源极电 极重叠的方式被延长，中间布线W112b按照分别与差动晶体管T101b、 T101b、…的源极电极重叠的方式被延长，中间布线W112c按照分别与电 流源晶体管T102、 T102、…的漏极电极重叠的方式被延长。
辅助布线W301按照分别与差动晶体管T101b、 T101b、…的漏极电 极和源极电极重叠的方式，从接受接地电压Vss的接地节点被延长。
电源布线W113不仅分别电连接电流源晶体管T102、 T102、…的源 极电极与接地节点，而且按照分别与差动晶体管T101a、 T101a、…的源 极电极重叠并且分别与电流源晶体管T102、 T102、…的漏极电极重叠的
18方式从接地节点被延长。
电源布线W114a不仅分别电连接负载晶体管T103a、 T103a的源极电 极与电源节点，而且按照分别与负载晶体管T103a、 T103a、…的漏极电 极重叠的方式从电源节点被延长。同样地，电源布线W114b不仅分别电 连接负载晶体管T103b、 T103b的源极电极与电源节点，而且按照分别与 负载晶体管T103b、 T103b、…的漏极电极重叠的方式从电源节点被延长。 (漏极电极/源极电极与布线之间的连接状态)
差动晶体管T101a、 T101a、…之中使用的差动晶体管的漏极电极与 输出布线Wllla电连接，源极电极与中间布线W112a电连接。另一方面， 未使用的差动晶体管T101a的漏极电极和源极电极与电源布线W113电连 接。具体而言，使用的差动晶体管T101a的漏极电极与输出布线Wllla 的重叠部分、使用的差动晶体管T101a的源极电极与中间布线W112a的 重叠部分、未使用的差动晶体管T101a的漏极电极与电源布线W113的重 叠部分以及未使用的差动晶体管T101a的源极电极与电源布线W113的重 叠部分分别形成过孔。
差动晶体管T101a、 T101b、…之中使用的差动晶体管的漏极电极与 输出布线Wlllb电连接，源极电极与中间布线W112b电连接。另一方面， 未使用的差动晶体管T101b的漏极电极和源极电极与辅助布线W301电连 接。
电流源晶体管T102、 T102、…之中使用的电流源晶体管的漏极电极 与中间布线W112c电连接。另一方面，未使用的电流源晶体管T102的漏 极电极与电源布线W113电连接。
负载晶体管T103a、 T103a、…之中使用的负载晶体管的漏极电极与 输出布线Wllla电连接。另一方面，未使用的负载晶体管T103a的漏极 电极与电源布线Wl 14a电连接。
负载晶体管T103b、 T103b、…之中使用的负载晶体管的漏极电极与 输出布线Wlllb电连接。另一方面，未使用的负载晶体管T103b的漏极 电极与电源布线W114b电连接。
如上所述，通过辅助连接未使用的晶体管的漏极电极和源极电极在截 止电压节点上，由于从使用的晶体管分离未使用的晶体管的寄生电容，因此能够消除该寄生电容对运算放大器的频率特性的影响。
而且，由于各布线与各漏极电极(或各源极电极)相互重叠，因此只 要改变过孔的形成部位，就能够容易改变布线与漏极电极(或源极电极) 之间的连接状态。
(实施方式1的变形例2)
另外，如图7所示，差动晶体管T101a、 T101a、…分别可以构成为 与其它的差动晶体管T101a的栅极长度和栅极宽度之中的至少一个不同的 结构(在图7中，栅极宽度不同)。对于差动晶体管T101b、 T101b、…、 电流源晶体管T102、 T102、…、负载晶体管T103a、 T103a、…、负载晶 体管T103b、 T103b、…也相同。 (实施方式1的变形例3)
另外，如图8所示，在并排设置的差动晶体管T101a、 T101a、…中， 也可以使相邻的源极电极与漏极电极相同。对于差动晶体管T101b、 T101b、…、电流源晶体管T102、 T102、…、负载晶体管T103a、 T103a、…、 负载晶体管T103b、 T103b、…也相同。 (实施方式2)
图9表示本发明的实施方式2的管线型AD转换器的结构。该管线型 AD转换器2依次执行模数转换和残差电压的放大，在每1位上将差动电 压Ain转换为数字数据。管线型AD转换器2具有级联连接的多个转换级
21、 22、…、子AD转换电路22、和解码逻辑电路23。
转换级21、 22、…分别交替执行数模转换处理和运算放大处理。在数 模转换处理时，转换级21、 22、…分别基于来自前一级的差动电压(输入 差动电压)输出数字值，并且对输入差动电压进行采样。另一方面，在运 算放大处理时，转换级2K 22、…分别基于采样的输入差动电压和与数字 值对应的中间差动电压，在下一级输出输出差动电压。另外，转换级21、
22、 …分别包括图1所示的运算放大器1。
子AD转换电路22将来自最终级的转换级21的输出差动电压以2位 分辨率转换为数字值。
解码逻辑电路23将各个转换级21、 22、…中分别得到的数字值和子 AD转换电路22中得到的数字值转换为1个二进制数字数据。(转换级)
图10表示图9所示的转换级21的结构。转换级21包括数模转换电 路(ACD) 201、数模转换电路(DAC) 202、和运算电路203。
数模转换电路201将由输入电压Ainp、 Ainn构成的差动电压(来自 前一级的输入差动电压)以1.5位的分辨率转换为数字值。g卩，数字值是 3个值(例如，-1、 0、 +1)中的任一个。
数模转换电路202将基于模数转换电路201得到的数字值转换为中间 差动电压。例如，数模转换电路202输出与3个参考电压之中的数字值对 应的参考电压。
运算电路203对输入差动电压进行采样，并且混合采样的输入差动电 压和基于模数转换电路201得到的中间差动电压，放大通过混合得到的差 动电压(混合差动电压)，并作为由输出电压Aoutp、 Aoutn构成的输出 差动电压在下一级输出。在这里，放大2倍输入差动电压与中间差动电压 之间的差分来进行输出。
运算电路203包括电容部204与运算放大器1。电容部对输入差动电 压进行采样，包括电容元件CA1、 CA2、 CB1、 CB2与开关元件SA1 SA5、 SB1 SB5。运算放大器1放大由电容部204采样的输入差动电压与基于 数模转换电路202得到的中间差动电压之间的混合差动电压。
数模转换处理时，导通开关元件SA1、 SA2、 SA3，截止开关元件SA4、 SA5。因此，在电容元件CA1、 CA2对输入电压Ainp进行采样。同样地， 导通开关元件SB1、 SB2、 SB3，截止开关元件SB4、 SB5，在电容元件 CB1、 CB2对输入电压Ainn进行采样。
另一方面，在运算放大处理时，截止开关元件SA1、 SA2、 SA3，导 通开关元件SA4、 SA5。因此，通过运算放大器1放大由电容元件CA1、 CA2采样的输入电压Vinp与基于数模转换电路202得到的中间差动电压 之间的混合差动电压。同样地，截止开关元件SB1、 SB2、 SB3,导通开 关元件SB4、 SB5。因此，通过运算放大器1放大由电容元件CB1、 CB2 采样的输入电压Virm与基于数模转换电路202得到的中间差动电压之间 的混合差动电压。
(运算放大器的结构)另外，分别包括在转换级2K 22、…中的运算放大器1的元件形成层
11的结构与其它运算放大器1相同，但是布线层12的结构不同于其它运 算放大器l。 S卩，按照在转换级21、 22、…中运算放大器的电流驱动能力 达到期望量的方式，在每一转换级21、 22、…上，个别设计运算放大器的 布线层。
如上所述，由于只要改变布线层的布线图案，就能够任意设定分别包 含在转换级21、 22、…中的运算放大器的电路性能，因此，与以往相比， 更能够削减管线型AD转换器的设计工时数。例如，对第l级转换级执行 设备配置工序、布线连接工序、规则验证工序来制作配置图案时，对于第 2级以后的转换级，无须执行设备配置工序，而只要执行布线连接工序、 规则验证工序即可。这样，能够以短TAT (Turn Around Time)提供管线 型AD转换器。
(多个管线型AD转换器的设计)
另外，设计多个管线型AD转换器2、 2、…时，由于在第l级管线型 AD转换器中完成运算放大器的配置图案的制作时，对于第2级以后的管 线型AD转换器，无须改变元件的配置而只要改变布线层的布线图案，就 能够设计管线型AD转换器，因此能够进一步削减管线型AD转换器的设 计工时数。
(实施方式3)
图11表示本发明的实施方式3的运算放大器的结构。该运算放大器3 具有差动部3K电流调整部32、和有源负载33。 (差动部)
差动部31包括差动晶体管T101a、 T101a、…、差动晶1^脊TM)lb、 T101b、…与连接切换部301a、 302a、 301b、 302b。
连接切换部301a分别切换差动晶体管T101a、 T101a、…的栅极电极 与输入节点Ninp之间的连接状态，连接切换部302a分别切换差动晶体管 T101a、 T101a、…的栅极电极与接地节点之间的连接状态。
连接切换部301b分别切换差动晶体管T101b、 T101b、…的栅极电极 与输入节点Ninn之间的连接状态，连接切换部302b分别切换差动晶体管 T101b、 T101b、…的栅极电极与接地节点之间的连接状态。(电流调整部)
电流调整部32包括电流源晶体管T102、 T102、…与连接切换部303、
304。
连接切换部303分别切换电流源晶体管T102、 T102、…的栅极电极 与偏置节点Nbl之间的连接状态，连接切换部304分别切换电流源晶体管 T102、 T102、…的栅极电极与接地节点之间的连接状态。 (有源负载部)
有源负载部33包括负载晶体管T103a、 T103、…、负载晶体管T103b、 T103b、…与连接切换部305、 306。
连接切换部305分别切换负载晶体管T103a、 T103、…的栅极电极与 偏置节点Nb2之间的连接状态，连接切换部306分别切换负载晶体管 T103a、 T103、…、负载晶体管T103b、 T103b、…的栅极电极与电源节点 之间的连接状态。
(栅极电极的连接状态)
差动晶体管T101a、 T101a、…之中使用的差动晶体管的栅极电极通 过连接切换部301a与输入节点Ninp电连接，未使用的差动晶体管的栅极 电极通过连接切换部302a与接地节点电连接。
差动晶体管T101b、 T101b、…之中使用的差动晶体管的栅极电极通 过连接切换部301b与输入节点Ninn电连接，未使用的差动晶体管的栅极 电极通过连接切换部302n与接地节点电连接。
电流源晶体管T102、 T102、…之中使用的电流源晶体管的栅极电极 通过连接切换部303与偏置节点Nbl电连接，未使用的电流源晶体管的栅 极电极通过连接切换部304与接地节点电连接。
负载晶体管T103a、 T103a、…、负载晶体管T103b、 T103b、…之中 使用的负载晶体管的栅极电极通过连接切换部305与偏置节点Nb2电连 接，未使用的负载晶体管的栅极电极通过连接切换部306与电源节点电连 接。
如上所述，通过由连接切换部切换栅极电极的连接端，从而能够不改 变运算放大器的结构而任意设定运算放大器的电路性能。因此，与以往(从 元件的配置开始设计并修改的情况)相比，能够削减运算放大器的设计工
23时数，且能够以短TAT提供运算放大器。
(管线型AD转换器) 另外，图9所示的管线型AD转换器2也可以代替运算放大器1而具 备图11所示的运算放大器3。此时，分别包含在转换级21中的运算放大 器3具有与其它运算放大器3相同的结构。通过这样构成，由于不需要在 每一转换级上个别设计运算放大器，因此，与以往相比，更能够削减管线 型AD转换器的设计工时数。
(实施方式4)
本发明的实施方式4的管线型AD转换器代替图9所示的转换级21、
21、 …而具备图12所示的转换级4K 41、…。其它结构与图9相同。
图12所示的转换级41代替图10所示的运算放大器1而包括差动放 大部401。其它结构与图IO相同。差动放大部401由具有相同的结构的多 个运算放大器402、 402、…构成。运算放大器402、 402、…分别为了放 大由电容部204采样的输入差动电压与基于数模转换电路202得到的中间 差动电压之间的混合差动电压而形成。 (运算放大器的连接状态)
运算放大器402、 402、…之中使用的运算放大器的输入端子对通过输 入连接布线与电容部203电连接，输出端子对通过输出连接布线与输出节 点对(N41a、 N41b)电连接。
如上所述，由于无须改变元件的配置而只要改变布线图案就能够任意 设定转换级的电路性能，因此，与以往相比，更能够削减管线型AD转换 器的设计工时数，并能够以短TAT提供管线型AD转换器。 (实施方式5)
本发明的实施方式5的管线型AD转换器代替图9所示的转换级21、
22、 …而具备图13所示的转换级51、 51、…。其它结构与图9相同。图 13所示的转换级51在图12所示的结构的基础上还包括输入连接切换部 501和输出连接切换部502。
输入连接切换部501分别切换运算放大器402、 402、…的输入端子对 的连接端。输入连接切换部501电连接运算放大器402、 402、…之中使用 的运算放大器的输入端子对在电容部204上，电连接未使用的运算放大器的输入端子对在接地节点上。
输出连接切换部502分别切换运算放大器402、 402、…的输出端子对与输出节点对(N41a、 N41b)之间的连接状态。输出连接切换部502电连接运算放大器402、 402、…之中使用的运算放大器的输出端子对在输出节点对上，从输出节点对电截止未使用的运算放大器的输出端子对。
如上所述，通过由输入连接切换部501和输出连接切换部502切换运算放大器402、 402、…的连接状态，从而无须改变转换级就能够任意设定转换级的电路性能。因此，与以往相比，更能够削减管线型AD转换器的设计工时数，能够以短TAT提供管线型AD转换器。(产业上的利用可能性)
如上所述，由于本发明的运算放大器电路和管线型AD转换器与以往相比，用于改变电路性能的设计工时数少，因此利用于模数混载的半导体集成电路(例如，利用于照相机、电视机、摄像机的影像信号处理、无线LAN等通信信号处理、DVD等的数字读取信道技术的半导体集成电路)。
权利要求
1、一种运算放大器，其特征在于，具备元件形成层，包括用于将第1和第2输入电压构成的差动电压转换为电流对的差动部，用于调整提供给所述差动部的电流量的电流调整部，用于接受来自所述差动部的电流对的有源负载部；和布线层，形成在所述元件形成层的上部，包括第1和第2差动电压布线、第1和第2偏置电压布线，所述差动部包括分别具有第1极性的多个第1和第2差动晶体管，所述电流调整部包括分别具有所述第1极性的多个电流源晶体管，所述有源负载部包括分别具有相对于所述第1极性为相反极性的第2极性的多个第1和第2负载晶体管，所述第1差动电压布线将所述多个第1差动晶体管之中使用的晶体管的栅极电极电连接在接受所述第1输入电压的第1输入节点上，所述第2差动电压布线将所述多个第2差动晶体管之中使用的晶体管的栅极电极电连接在接受所述第2输入电压的第2输入节点上，所述第1偏置电压布线将所述多个电流源晶体管之中使用的晶体管的栅极电极电连接在接受用于使具有所述第1极性的晶体管处于导通状态的第1偏置电压的第1偏置节点上，所述第2偏置电压布线将所述多个第1和第2负载晶体管之中使用的晶体管的栅极电极电连接在接受用于使具有所述第2极性的晶体管处于导通状态的第2偏置电压的第2偏置节点上。
2、 根据权利要求1所述的运算放大器，其特征在于， 所述布线层还包括第1截止电压布线，将所述多个第1和第2差动晶体管、所述多个电 流源晶体管之中未使用的晶体管的栅极电极电连接在接受用于使具有所 述第1极性的晶体管处于截止状态的第1截止电压的第1截止电压节点上; 禾口第2截止电压布线，将所述多个第1和第2负载晶体管之中未使用的 晶体管的栅极电极电连接在接受用于使具有所述第2极性的晶体管处于截止状态的第2截止电压的第2截止电压节点上。
3、 根据权利要求2所述的运算放大器，其特征在于， 所述布线层还包括第1输出布线，将所述多个第1负载晶体管之中使用的晶体管的漏极 电极以及所述多个第1差动晶体管之中使用的晶体管的漏极电极电连接在 第1输出节点上；第2输出布线，将所述多个第2负载晶体管之中使用的晶体管的漏极 电极以及所述多个第2差动晶体管之中使用的晶体管的漏极电极电连接在第2输出节点上；和中间布线，将所述多个电流源晶体管之中使用的晶体管的漏极电极电连接在所述多个第1和第2差动晶体管之中使用的晶体管的源极电极上。
4、 根据权利要求3所述的运算放大器，其特征在于， 所述布线层还包括-第1辅助布线，将所述多个第1和第2差动晶体管之中未使用的晶体 管的源极电极及漏极电极、和所述多个电流源晶体管之中未使用的晶体管 的漏极电极电连接在所述第1截止电压节点上；和第2辅助布线，将所述多个第1和第2负载晶体管之中未使用的晶体 管的漏极电极电连接在所述第2截止电压节点上。
5、 根据权利要求2所述的运算放大器，其特征在于，所述第1差动电压布线分别与所述多个第1差动晶体管的栅极电极重叠，所述第2差动电压布线分别与所述多个第2差动晶体管的栅极电极重叠，所述第1偏置电压布线分别与所述多个电流源晶体管的栅极电极重叠，所述第2偏置电压布线分别与所述多个第1和第2负载晶体管的栅极 电极重叠，所述第1截止电压布线分别与所述多个第1和第2差动晶体管的栅极 电极重叠，并且分别与所述多个电流源晶体管的栅极电极重叠，所述第2截止电压布线分别与所述多个第1和第2负载晶体管的栅极电极重叠。
6、 根据权利要求4所述的运算放大器，其特征在于，所述第1输出布线分别与所述多个第1差动晶体管的漏极电极重叠， 并且分别与所述多个第1负载晶体管的漏极电极重叠，所述第2输出布线分别与所述多个第2差动晶体管的漏极电极重叠， 并且分别与所述多个第2负载晶体管的漏极电极重叠，所述中间布线分别与所述多个第1和第2差动晶体管的源极电极重 叠，并且分别与所述多个电流源晶体管的漏极电极重叠，所述第1辅助布线分别与所述多个第1和第2差动晶体管的漏极电极 以及源极电极重叠，并且分别与所述多个电流源晶体管的源极电极重叠，所述第2辅助布线分别与所述多个第1和第2负载晶体管的漏极电极 重叠。
7、 根据权利要求1所述的运算放大器，其特征在于， 所述多个第1差动晶体管分别与其它的第1差动晶体管在栅极宽度和栅极长度上至少有一个不同，所述多个第2差动晶体管分别与其它的第2差动晶体管在栅极宽度和 栅极长度上至少有一个不同，所述多个电流源晶体管分别与其它的电流源晶体管在栅极宽度和栅 极长度上至少有一个不同，所述多个第1负载晶体管分别与其它的第1负载晶体管在栅极宽度和 栅极长度上至少有一个不同，所述多个第2负载晶体管分别与其它的第2负载晶体管在栅极宽度和 栅极长度上至少有一个不同。
8、 根据权利要求1所述的运算放大器，其特征在于， 所述多个第1差动晶体管并排设置成源极区域与漏极区域相邻，互相共用该相邻的源极区域和漏极区域，所述多个第2差动晶体管并排设置成源极区域与漏极区域相邻，互相 共用该相邻的源极区域和漏极区域，所述多个电流源晶体管并排设置成源极区域与漏极区域相邻，互相共 用该相邻的源极区域和漏极区域，所述多个第1负载晶体管并排设置成源极区域与漏极区域相邻，互相 共用该相邻的源极区域和漏极区域，所述多个第2负载晶体管并排设置成源极区域与漏极区域相邻，互相 共用该相邻的源极区域和漏极区域。
9、 一种管线型AD转换器，具备多个转换级，该多个转换级分别包 括权利要求1 8的任一项所述的运算放大器，该管线型AD转换器的特 征在于，所述多个转换级分别包括模数转换电路，将来自前一级的输入差动电压转换为数字值； 数模转换电路，将基于所述模数#换电路得到的数字值转换为中间差 动电压；禾口电荷运算电路，具有对所述输入差动电压进行采样的电容部和所述运 算放大器，该运算放大器放大由所述电容部采样的输入差动电压与基于所 述数模转换电路得到的中间差动电压之间的混合差动电压，分别包含在所述多个转换级中的运算放大器的元件形成层具有与其 它运算放大器相同的结构，该运算放大器的布线层具有与其它运算放大器 不同的结构。
10、 一种运算放大器，其特征在于，具备差动部，将第1和第2输入电压构成的差动电压转换为电流对; 电流调整部，调整提供给所述差动部的电流量；和 有源负载部，接受来自所述差动部的电流对， 所述差动部包括多个第1和第2差动晶体管，分别具有第1极性；第1切换部，分别将所述多个第1差动晶体管的栅极电极连接在接受 所述第1输入电压的第1输入节点和接受用于使具有所述第1极性的晶体 管处于截止状态的第1截止电压的第1截止电压节点的任一个上；和第2切换部，分别将所述多个第2差动晶体管的栅极电极连接在接受 所述第2输入电压的第2输入节点和所述第1截止电压节点的任一个上，所述电流调整部包括多个电流源晶体管，分别具有所述第l极性；和第3切换部，分别将所述多个电流源晶体管的栅极电极连接在接受用 于使具有所述第1极性的晶体管处于导通状态的第1偏置电压的第1偏置 节点和所述第1截止电压节点的任一个上，所述有源负载部包括多个第1和第2负载晶体管，分别具有相对于所述第1极性为相反极 性的第2极性；和第4切换部，分别将所述多个第1和第2负载晶体管的栅极电极连接在接受用于使具有所述第2极性的晶体管处于导通状态的第2偏置电压的 第2偏置节点和接受用于使具有所述第2极性的晶体管处于截止状态的第 2截止电压的第2截止电压节点的任一个上。
11、 一种管线型AD转换器，具备多个转换级，该多个转换级包括权 利要求IO所述的运算放大器，该管线型AD转换器的特征在于，所述多个转换级分别包括模数转换电路，将来自前一级接受的输入差动电压转换为数字值； 数模转换电路，将基于所述模数转换电路得到的数字值转换为中间差 动电压；和电荷运算电路，具有对所述输入差动电压进行采样的电容部和所述运 算放大器，该运算放大器放大由所述电容部采样的输入差动电压与基于所 述数模转换电路得到的中间差动电压之间的混合差动电压，分别包含在所述多个转换级的运算放大器具有与其它运算放大器相 同的结构。
12、 一种管线型AD转换器，具备多个转换级，其特征在于， 所述多个转换级分别包括模数转换电路，将来自前一级的输入差动电压转换为数字值； 数模转换电路，将基于所述模数转换电路得到的数字值转换为中间差 动电压；和电荷运算电路，具有对所述输入差动电压进行采样的电容部和差动放 大部，该差动放大部放大由所述电容部釆样的输入差动电压与基于所述数 模转换电路得到的中间差动电压之间的混合差动电压，所述差动放大部包括具有相同的结构的多个运算放大器。
13、根据权利要求12所述的管线型AD转换器，其特征在于， 所述多个转换级分别还包括输入切换电路，分别将所述多个运算放大器的输入端子对连接在接受 用于使该运算放大器处于截止状态的截止电压的截止电压节点和所述电 容部的任一个上；和输出切换电路，分别切换所述多个运算放大器的输出端子对与用于输 出该转换级的输出电压的输出节点对的连接。
全文摘要
本发明提供一种运算放大器及管线型AD转换器。差动电压布线(W101a)将差动晶体管(T101a、T101a、…)之中使用的晶体管的栅极电极电连接在接受输入电压(Vinn)的输入节点上，差动电压布线(W101b)将差动晶体管(T101b、T101b、…)之中使用的晶体管的栅极电极电连接在接受输入电压(Vinp)的输入节点上。偏置电压布线(W102)将电流源晶体管(T102、T102、…)之中使用的晶体管的栅极电极电连接在接受偏置电压(WBN)的偏置节点上，偏置电压布线(W103)将负载晶体管(T103a、T103a、…、T103b、T103b…)之中使用的晶体管的栅极电极电连接在接受偏置电压(VBP)的偏置节点上。
文档编号H03F3/45GK101669282SQ20088001277
公开日2010年3月10日 申请日期2008年7月30日 优先权日2007年12月19日
发明者冈浩二, 野间崎大辅 申请人:松下电器产业株式会社